Silicio sobre aislante
En la fabricación de semiconductores, la tecnología de silicio sobre aislante (SOI) es la fabricación de dispositivos semiconductores de silicio en un sustrato de silicio-aislante-silicio en capas, para reducir la capacitancia parásita dentro del dispositivo, mejorando así el rendimiento. Los dispositivos basados en SOI se diferencian de los dispositivos convencionales fabricados en silicio en que la unión de silicio está encima de un aislante eléctrico, normalmente dióxido de silicio o zafiro (este tipo de dispositivos se denominan silicio sobre zafiro o SOS). La elección del aislante depende en gran medida de la aplicación prevista: el zafiro se utiliza para radiofrecuencia (RF) de alto rendimiento y aplicaciones sensibles a la radiación, y el dióxido de silicio para disminuir los efectos de canal corto en otros dispositivos microelectrónicos. La capa aislante y la capa superior de silicio también varían ampliamente según la aplicación.
Necesidad de la industria
La tecnología SOI es una de varias estrategias de fabricación que permiten la miniaturización continua de los dispositivos microelectrónicos, lo que coloquialmente se conoce como "extensión de la Ley de Moore" a la tecnología SOI. (o "Más Moore", abreviado "MM"). Los beneficios informados de SOI en relación con el procesamiento de silicio convencional (CMOS masivo) incluyen:
- Bajo capacitancia parasitaria debido al aislamiento del silicio de vracs, que mejora el consumo de energía en el rendimiento combinado
- Resistencia al cierre debido al aislamiento total de las estructuras n- y p-well
- Mayor rendimiento en equivalente VDD. Puede trabajar en VDD bajos
- Reducción de la dependencia de temperatura debido a que no hay dopaje
- Mejor rendimiento debido a la alta densidad, mejor utilización de la cera
- Problemas de antena reducidos
- No se necesitan grifos corporales o bien
- Bajas corrientes de fuga debido al aislamiento por lo tanto mayor eficiencia energética
- Resistentemente endurecida la radiación (resistente a errores blandos), reduciendo la necesidad de redundancia
Desde una perspectiva de fabricación, los sustratos SOI son compatibles con la mayoría de los procesos de fabricación convencionales. En general, un proceso basado en SOI puede implementarse sin equipo especial o reequipamiento significativo de una fábrica existente. Entre los desafíos exclusivos de SOI se encuentran los nuevos requisitos de metrología para tener en cuenta la capa de óxido enterrada y las preocupaciones sobre la tensión diferencial en la capa superior de silicio. El voltaje umbral del transistor depende del historial de operación y del voltaje aplicado, lo que dificulta el modelado. La principal barrera para la implementación de SOI es el drástico aumento en el costo del sustrato, que contribuye con un aumento estimado del 10 al 15 % en los costos totales de fabricación.
Traductores SOI
Un MOSFET SOI es un dispositivo semiconductor de efecto de campo (MOSFET) de óxido metálico en el que se forma una capa semiconductora como silicio o germanio sobre una capa aislante que puede ser una capa de óxido enterrado (BOX) formada en un sustrato semiconductor. Los dispositivos SOI MOSFET están adaptados para su uso en la industria informática. La capa de óxido enterrada se puede utilizar en diseños SRAM. Hay dos tipos de dispositivos SOI: MOSFET PDSOI (SOI parcialmente agotado) y FDSOI (SOI totalmente agotado). Para un MOSFET PDSOI de tipo n, la película de tipo n intercalada entre el óxido de compuerta (GOX) y el óxido enterrado (BOX) es grande, por lo que la región de agotamiento no puede cubrir toda la región n. Entonces, hasta cierto punto, PDSOI se comporta como MOSFET masivo. Obviamente, existen algunas ventajas sobre los MOSFET a granel. La película es muy delgada en los dispositivos FDSOI de modo que la región de agotamiento cubre toda la región del canal. En FDSOI, la puerta frontal (GOX) admite menos cargas de agotamiento que el resto, por lo que se produce un aumento en las cargas de inversión, lo que resulta en mayores velocidades de conmutación. La limitación de la carga de agotamiento por parte del BOX induce una supresión de la capacitancia de agotamiento y, por lo tanto, una reducción sustancial de la oscilación por debajo del umbral, lo que permite que los MOSFET FD SOI funcionen con una polarización de puerta más baja, lo que da como resultado un funcionamiento con menor potencia. La oscilación por debajo del umbral puede alcanzar el valor teórico mínimo para MOSFET a 300 K, que es 60 mV/década. Este valor ideal se demostró por primera vez mediante simulación numérica. Otros inconvenientes de los MOSFET masivos, como la caída de voltaje umbral, etc., se reducen en FDSOI ya que los campos eléctricos de fuente y drenaje no pueden interferir debido a la CAJA. El principal problema en PDSOI es el "efecto de cuerpo flotante (FBE)" ya que la película no está conectada a ninguno de los suministros.
Fabricación de obleas SOI


SiO2 se pueden producir mediante varios métodos:
- SIMOX - Separación por IMplantación de OXygen – utiliza un proceso de implantación del haz de iones de oxígeno seguido de un anealing de alta temperatura para crear un SiO enterrado2 capa.
- La unión de ola – la capa aislante se forma mediante el silicio oxidado de unión directa con un segundo sustrato. La mayoría del segundo sustrato se retira posteriormente, los restos que forman la capa más alta de Si.
- Un ejemplo prominente de un proceso de unión de wafer es el Corte inteligente método desarrollado por la firma francesa Soitec que utiliza implante de iones seguido de exfoliación controlada para determinar el espesor de la capa de silicio superior.
- NanoCleave es una tecnología desarrollada por Silicon Genesis Corporation que separa el silicio a través del estrés en la interfaz de silicio y aleación de silicio-germanio.
- ELTRAN es una tecnología desarrollada por Canon que se basa en el silicio poroso y el corte de agua.
- Métodos de semillas - donde más arriba La capa Si se cultiva directamente en el aislante. Los métodos de semillas requieren algún tipo de plantilla para homoepitaxy, que puede ser alcanzada por el tratamiento químico del aislante, un aislante cristalino de orientación apropiada, o vias a través del aislante del sustrato subyacente.
Se puede encontrar una revisión exhaustiva de estos diversos procesos de fabricación en la referencia
Uso en la industria microelectrónica
IBM comenzó a utilizar SOI en el RS64-IV "Istar" Microprocesador PowerPC-AS en 2000. Otros ejemplos de microprocesadores construidos con tecnología SOI incluyen los procesadores AMD de 130 nm, 90 nm, 65 nm, 45 nm y 32 nm de uno, dos, cuatro, seis y ocho núcleos desde 2001. Freescale adoptó SOI en su CPU PowerPC 7455 a finales de 2001, actualmente Freescale comercializa productos SOI en líneas de 180 nm, 130 nm, 90 nm y 45 nm. Los procesadores basados en PowerPC y Power ISA de 90 nm utilizados en Xbox 360, PlayStation 3 y Wii también utilizan tecnología SOI. Sin embargo, las ofertas competitivas de Intel continúan utilizando tecnología CMOS convencional para cada nodo de proceso, en lugar de centrarse en otros lugares, como HKMG y transistores de tres puertas, para mejorar el rendimiento de los transistores. En enero de 2005, investigadores de Intel informaron sobre un láser Raman de guía de ondas de costilla de silicio experimental de un solo chip construido utilizando SOI.
En cuanto a las fundiciones tradicionales, en julio de 2006 TSMC afirmó que ningún cliente quería SOI, pero Chartered Semiconductor dedicó toda una fábrica a SOI.
Uso en aplicaciones de radiofrecuencia (RF) de alto rendimiento
En 1990, Peregrine Semiconductor comenzó a desarrollar una tecnología de proceso SOI utilizando un nodo CMOS estándar de 0,5 μm y un sustrato de zafiro mejorado. Su proceso patentado de silicio sobre zafiro (SOS) se utiliza ampliamente en aplicaciones de RF de alto rendimiento. Los beneficios intrínsecos del sustrato aislante de zafiro permiten un alto aislamiento, una alta linealidad y una tolerancia a las descargas electrostáticas (ESD). Muchas otras empresas también han aplicado la tecnología SOI a aplicaciones de RF exitosas en teléfonos inteligentes y radios celulares.
Uso en fotónica
Las obleas SOI se utilizan ampliamente en fotónica de silicio. La capa de silicio cristalino sobre el aislante se puede utilizar para fabricar guías de ondas ópticas y otros dispositivos ópticos, ya sean pasivos o activos (por ejemplo, mediante implantaciones adecuadas). El aislante enterrado permite la propagación de la luz infrarroja en la capa de silicio basándose en la reflexión interna total. La superficie superior de las guías de ondas puede dejarse descubierta y expuesta al aire (por ejemplo, para aplicaciones de detección) o cubrirse con un revestimiento, normalmente hecho de sílice.
Desventajas
La principal desventaja de la tecnología SOI en comparación con la industria de semiconductores convencional es el mayor costo de fabricación. A partir de 2012, sólo IBM y AMD utilizaban SOI como base para procesadores de alto rendimiento y los demás fabricantes (Intel, TSMC, Global Foundries, etc.) utilizaban obleas de silicio convencionales para construir sus chips CMOS.
Mercado SOI
A partir de 2020, se proyectaba que el mercado que utiliza el proceso SOI crecería aproximadamente un 15 % durante los próximos 5 años, según el grupo Market Research Future.
Contenido relacionado
Historia de la cámara
Tubo de vacío
Señales de humo