MOSFET de potencia

format_list_bulleted Contenido keyboard_arrow_down

ImprimirCitar

MOSFET que puede manejar niveles de potencia significativos

Un MOSFET de potencia es un tipo específico de transistor de efecto de campo semiconductor de óxido metálico (MOSFET) diseñado para manejar niveles de potencia significativos. En comparación con otros dispositivos semiconductores de potencia, como un transistor bipolar de puerta aislada (IGBT) o un tiristor, sus principales ventajas son la alta velocidad de conmutación y la buena eficiencia a bajos voltajes. Comparte con el IGBT una puerta aislada que facilita su conducción. Pueden estar sujetos a una ganancia baja, a veces hasta el punto de que el voltaje de la puerta debe ser mayor que el voltaje bajo control.

El diseño de MOSFET de potencia fue posible gracias a la evolución de la tecnología MOSFET y CMOS, utilizada para la fabricación de circuitos integrados desde la década de 1960. El MOSFET de potencia comparte su principio de funcionamiento con su homólogo de baja potencia, el MOSFET lateral. El MOSFET de potencia, que se utiliza comúnmente en electrónica de potencia, fue una adaptación del MOSFET estándar y se introdujo comercialmente en la década de 1970.

El MOSFET de potencia es el dispositivo semiconductor de potencia más común en el mundo, debido a su baja potencia de accionamiento de compuerta, velocidad de conmutación rápida, capacidad avanzada de conexión en paralelo, amplio ancho de banda, robustez, fácil manejo, polarización simple, facilidad de aplicación y facilidad de reparación. En particular, es el interruptor de bajo voltaje (menos de 200 V) más utilizado. Se puede encontrar en una amplia gama de aplicaciones, como la mayoría de las fuentes de alimentación, convertidores de CC a CC, controladores de motores de bajo voltaje y muchas otras aplicaciones.

Historia

El MOSFET fue inventado por Mohamed Atalla y Dawon Kahng en Bell Labs en 1959. Fue un gran avance en la electrónica de potencia. Generaciones de MOSFET permitieron a los diseñadores de energía alcanzar niveles de rendimiento y densidad que no eran posibles con los transistores bipolares.

En 1969, Hitachi introdujo el primer MOSFET de potencia vertical, que más tarde se conocería como VMOS (MOSFET de ranura en V). El mismo año, Y. Tarui, Y. Hayashi y Toshihiro Sekigawa del Laboratorio Electrotécnico (ETL) informaron por primera vez sobre el DMOS (MOSFET de doble difusión) con puerta autoalineada. En 1974, Jun-ichi Nishizawa de la Universidad de Tohoku inventó un MOSFET de potencia para audio, que pronto fue fabricado por Yamaha Corporation para sus amplificadores de audio de alta fidelidad. JVC, Pioneer Corporation, Sony y Toshiba también comenzaron a fabricar amplificadores con MOSFET de potencia en 1974. Siliconix introdujo comercialmente un VMOS en 1975.

VMOS y DMOS evolucionaron hasta convertirse en lo que se conoce como VDMOS (DMOS vertical). El equipo de investigación de John Moll en HP Labs fabricó prototipos DMOS en 1977 y demostró ventajas sobre el VMOS, incluida una menor resistencia de encendido y un mayor voltaje de ruptura. El mismo año, Hitachi introdujo el LDMOS (DMOS lateral), un tipo plano de DMOS. Hitachi fue el único fabricante de LDMOS entre 1977 y 1983, tiempo durante el cual LDMOS se utilizó en amplificadores de potencia de audio de fabricantes como HH Electronics (serie V) y Ashly Audio, y se utilizó para música y sistemas de megafonía. Con la introducción de la red móvil digital 2G en 1995, LDMOS se convirtió en el amplificador de potencia de RF más utilizado en redes móviles como 2G, 3G y 4G.

Alex Lidow coinventó el HexFET, un tipo hexagonal de MOSFET de potencia, en la Universidad de Stanford en 1977, junto con Tom Herman. El HexFET fue comercializado por International Rectifier en 1978. El transistor bipolar de puerta aislada (IGBT), que combina elementos del MOSFET de potencia y del transistor de unión bipolar (BJT), fue desarrollado por Jayant Baliga en General Electric entre 1977 y 1979.

El MOSFET de superunión es un tipo de MOSFET de potencia que utiliza columnas P+ que penetran la capa epitaxial N-. La idea de apilar capas P y N fue propuesta por primera vez por Shozo Shirota y Shigeo Kaneda en la Universidad de Osaka en 1978. David J. Coe en Philips inventó el MOSFET de superunión con capas alternas de tipo p y tipo n al presentar una patente en EE. UU. en 1984. que fue otorgado en 1988.

Aplicaciones

El MOSFET de potencia es el dispositivo semiconductor de potencia más utilizado en el mundo. En 2010, el MOSFET de potencia representa el 53% del mercado de transistores de potencia, por delante del transistor bipolar de puerta aislada (27%), el amplificador de potencia de RF (11%) y el transistor de unión bipolar (9%). A partir de 2018, se envían anualmente más de 50 mil millones de MOSFET de energía. Estos incluyen el MOSFET de energía de trinchera, que vendió más de 100 mil millones de unidades hasta febrero de 2017, y el MOSFET de STMicroelectronics. MDmesh (MOSFET de superunión) que ha vendido 5 mil millones de unidades hasta 2019.

Los MOSFET de potencia se utilizan habitualmente para una amplia gama de productos electrónicos de consumo.

RF DMOS, también conocido como RF power MOSFET, es un tipo de transistor de potencia DMOS diseñado para aplicaciones de radiofrecuencia (RF). Se utiliza en varias aplicaciones de radio y RF.

Los MOSFET de potencia se utilizan ampliamente en la tecnología del transporte, que incluye una amplia gama de vehículos.

En la industria automotriz, los MOSFET de potencia se utilizan ampliamente en la electrónica automotriz.

Los MOSFET de potencia (incluidos DMOS, LDMOS y VMOS) se utilizan comúnmente para una amplia gama de otras aplicaciones.

Estructura básica

En la década de 1970 se exploraron varias estructuras, cuando se introdujeron los primeros MOSFET de potencia comerciales. Sin embargo, la mayoría de ellos han sido abandonados (al menos hasta hace poco) en favor de la estructura MOS vertical difusa (VDMOS) (también llamada MOS de doble difusión o simplemente DMOS) y la estructura LDMOS (MOS de difusión lateral).

La sección transversal de un VDMOS (ver figura 1) muestra la "verticalidad" del dispositivo: se puede ver que el electrodo fuente está colocado sobre el drenaje, lo que resulta en una corriente principalmente vertical cuando el transistor está en estado encendido. La "difusión" en VDMOS se refiere al proceso de fabricación: los pocillos P (ver figura 1) se obtienen mediante un proceso de difusión (en realidad un proceso de doble difusión para obtener las regiones P y N⁺, de ahí el nombre de doble difusión) .

Los MOSFET de potencia tienen una estructura diferente a la de los MOSFET laterales: como ocurre con la mayoría de los dispositivos de potencia, su estructura es vertical y no plana. En una estructura plana, las clasificaciones de corriente y voltaje de ruptura son funciones de las dimensiones del canal (respectivamente, ancho y largo del canal), lo que resulta en un uso ineficiente del "bienestar de silicio". Con una estructura vertical, la clasificación de voltaje del transistor es función del dopaje y el espesor de la capa epitaxial de N (ver sección transversal), mientras que la clasificación de corriente es función del ancho del canal. Esto hace posible que el transistor sostenga tanto un alto voltaje de bloqueo como una alta corriente dentro de una pieza compacta de silicio.

Los LDMOS son MOSFET de potencia con estructura lateral. Se utilizan principalmente en amplificadores de potencia de audio de alta gama y amplificadores de potencia de RF en redes celulares inalámbricas, como 2G, 3G y 4G. Su ventaja es un mejor comportamiento en la región saturada (correspondiente a la región lineal de un transistor de unión bipolar) que los MOSFET verticales. Los MOSFET verticales están diseñados para aplicaciones de conmutación, por lo que solo se utilizan en estados encendido o apagado.

Resistencia en el estado

Cuando el MOSFET de potencia está en estado encendido (consulte MOSFET para obtener información sobre los modos de operación), muestra un comportamiento resistivo entre los terminales de fuente y drenaje. Se puede ver en la figura 2 que esta resistencia (llamada R_DSon para "resistencia de drenaje a fuente en estado encendido") es la suma de muchas contribuciones elementales:

R_S es la resistencia de la fuente. Representa todas las resistencias entre el terminal fuente del paquete al canal del MOSFET: resistencia de los enlaces de alambre, de la metalización fuente, y de la N⁺ pozos;
R_ch. Esta es la resistencia del canal. Es inversamente proporcional al ancho del canal, y para un tamaño dado de la muerte, a la densidad del canal. La resistencia al canal es uno de los principales contribuyentes a la R_DSon de MOSFETs de baja tensión, y trabajo intensivo se ha llevado a cabo para reducir su tamaño celular con el fin de aumentar la densidad del canal;
R_a es acceso resistencia. Representa la resistencia de la zona epitaxial directamente debajo del electrodo de la puerta, donde la dirección de la corriente cambia de horizontal (en el canal) a vertical (al contacto de drenaje);
R_JFET es el efecto perjudicial de la reducción del tamaño celular mencionado anteriormente: los implantes P (ver figura 1) forman las puertas de un transistor JFET parasitario que tienden a reducir el ancho del flujo actual;
R_n es la resistencia de la capa epitaxial. Como el papel de esta capa es sostener el voltaje de bloqueo, R_n está directamente relacionado con el voltaje del dispositivo. Un MOSFET de alta tensión requiere una capa gruesa y de bajo nivel, i.e., altamente resistivo, mientras que un transistor de baja tensión sólo requiere una capa delgada con un nivel de dopaje superior, i.e.menos resistivo. Como resultado, R_n es el factor principal responsable de la resistencia de los MOSFET de alta tensión;
R_D es el equivalente de R_S para el desagüe. Representa la resistencia del sustrato transistor (la sección transversal de la figura 1 no está a escala, la parte inferior N⁺ capa es en realidad el más grueso) y de las conexiones del paquete.

Compensación entre tensión de ruptura y resistencia en estado activado

Cuando está en estado OFF, el MOSFET de potencia es equivalente a un diodo PIN (constituido por la difusión P⁺, la capa epitaxial N⁻ y la capa epitaxial N⁺ sustrato). Cuando esta estructura altamente asimétrica tiene polarización inversa, la región de carga espacial se extiende principalmente en el lado dopado con luz, es decir, sobre la capa N^-. Esto significa que esta capa tiene que soportar la mayor parte del voltaje drenaje-fuente en estado APAGADO del MOSFET.

Sin embargo, cuando el MOSFET está en estado ON, esta capa N⁻ no tiene ninguna función. Además, como es una región ligeramente dopada, su resistividad intrínseca no es despreciable y se suma a la resistencia drenaje a fuente (R_DSon) del MOSFET en estado ON (esta es la Resistencia R_n en la figura 2).

Dos parámetros principales gobiernan tanto el voltaje de ruptura como el R_DSon del transistor: el nivel de dopaje y el espesor de la capa epitaxial N⁻. Cuanto más gruesa es la capa y menor es su nivel de dopaje, mayor es el voltaje de ruptura. Por el contrario, cuanto más fina es la capa y mayor el nivel de dopaje, menor es el R_DSon (y por tanto menores las pérdidas de conducción del MOSFET). Por lo tanto, se puede ver que existe un equilibrio en el diseño de un MOSFET entre su tensión nominal y su resistencia en estado ON. Esto se demuestra en el gráfico de la figura 3.

Diodo del cuerpo

Se puede observar en la figura 1 que la metalización de la fuente conecta tanto las implantaciones N⁺ como las P⁺, aunque el principio de funcionamiento del MOSFET solo requiere que la fuente estar conectado a la zona N⁺. Sin embargo, si así fuera, esto daría como resultado una zona P flotante entre la fuente dopada con N y el drenaje, lo que equivale a un transistor NPN con una base no conectada. Bajo ciertas condiciones (bajo corriente de drenaje alta, cuando el voltaje de drenaje a fuente en estado encendido es del orden de algunos voltios), este transistor NPN parásito se activaría, haciendo que el MOSFET sea incontrolable. La conexión de la implantación P a la metalización de la fuente pone en cortocircuito la base del transistor parásito con su emisor (la fuente del MOSFET) y así evita enganches espurios. Sin embargo, esta solución crea un diodo entre el drenaje (cátodo) y la fuente (ánodo) del MOSFET, lo que le permite bloquear la corriente en una sola dirección.

Los diodos del cuerpo se pueden utilizar como diodos de rueda libre para cargas inductivas en configuraciones como puente H o medio puente. Si bien estos diodos generalmente tienen una caída de voltaje directo bastante alta, pueden manejar grandes corrientes y son suficientes en muchas aplicaciones, lo que reduce el número de piezas y, por lo tanto, el costo del dispositivo y el espacio de la placa. Para aumentar la eficiencia, a menudo se utiliza la rectificación síncrona para minimizar la cantidad de tiempo que el diodo del cuerpo conduce corriente.

Operación de conmutación

Debido a su naturaleza unipolar, el MOSFET de potencia puede conmutar a muy alta velocidad. De hecho, no hay necesidad de eliminar a los operadores minoritarios como ocurre con los dispositivos bipolares. La única limitación intrínseca en la velocidad de conmutación se debe a las capacitancias internas del MOSFET (ver figura 4). Estas capacitancias deben cargarse o descargarse cuando el transistor conmuta. Este puede ser un proceso relativamente lento porque la corriente que fluye a través de las capacitancias de la compuerta está limitada por el circuito controlador externo. En realidad, este circuito dictará la velocidad de conmutación del transistor (suponiendo que el circuito de alimentación tenga una inductancia suficientemente baja).

Capacitancias

En las hojas de datos de MOSFET, las capacitancias a menudo se denominan C_iss (capacitancia de entrada, drenaje y terminal de fuente en cortocircuito), C_oss (capacitancia de salida, puerta y fuente en cortocircuito) ) y C_rss (capacitancia de transferencia inversa, fuente conectada a tierra). La relación entre estas capacitancias y las que se describen a continuación es:

{displaystyle {begin{matrix}C_{iss}&=&C_{GS}+C_{GD}\C_{oss}&=&C_{GD}+C_{DS}\C_{rss}&=&C_{GD}end{matrix}}}

Donde C_GS, C_GD y C_DS son, respectivamente, la puerta a la fuente, la puerta al drenaje y el drenaje. capacitancias a la fuente (ver más abajo). Los fabricantes prefieren citar C_iss, C_oss y C_rss porque se pueden medir directamente en el transistor. Sin embargo, como C_GS, C_GD y C_DS están más cerca del significado físico, se utilizarán en el resto de este artículo.

Capacitancia de puerta a fuente

La capacitancia C_GS está constituida por la conexión en paralelo de C_oxN+, C_oxP y C_oxm. (ver figura 4). Como las regiones N⁺ y P están altamente dopadas, las dos primeras capacitancias pueden considerarse constantes. C_oxm es la capacitancia entre la puerta (polisilicio) y el electrodo fuente (metálico), por lo que también es constante. Por lo tanto, es una práctica común considerar C_GS como una capacitancia constante, es decir, su valor no depende del estado del transistor.

Puerta para drenar capacitancia

La capacitancia C_GD puede verse como la conexión en serie de dos capacitancias elementales. La primera es la capacitancia de óxido (C_oxD), constituida por el electrodo de puerta, el dióxido de silicio y la parte superior de la capa epitaxial de N. Tiene un valor constante. La segunda capacitancia (C_GDj) es causada por la extensión de la zona de carga espacial cuando el MOSFET está apagado. Por lo tanto, depende del voltaje de drenaje a puerta. De esto, el valor de C_GD es:

{displaystyle C_{GD}={frac {C_{oxD}times C_{GDj}left(V_{GD}right)}{C_{oxD}+C_{GDj}left(V_{GD}right)}}}

El ancho de la región de carga espacial está dado por

{displaystyle w_{GDj}={sqrt {frac {2epsilon _{Si}V_{GD}}{qN}}}}

Donde ${displaystyle epsilon _{Si}}$ es la permittividad del silicona, q es la carga de electrones, y N es el nivel de dopaje. El valor de C_GDj se puede aproximar usando la expresión del condensador de plano:

{displaystyle C_{GDj}=A_{GD}{frac {epsilon _{Si}}{w_{GDj}}}}

Donde A_GD es el área de superficie de la superposición de la puerta y el drenaje. Por tanto, viene:

{displaystyle C_{GDj}left(V_{GD}right)=A_{GD}{sqrt {frac {qepsilon _{Si}N}{2V_{GD}}}}}

Se puede ver que C_GDj (y por lo tanto C_GD) es una capacitancia cuyo valor depende de la puerta para drenar el voltaje. A medida que este voltaje aumenta, la capacitancia disminuye. Cuando el MOSFET está en estado encendido, C_GDj se desvía, por lo que la puerta para drenar la capacitancia permanece igual a C_oxD, un valor constante.

Capacitancia de drenaje a fuente

Como la metalización de la fuente se superpone a los pozos P (ver figura 1), los terminales de fuente y drenaje están separados por una unión P-N. Por lo tanto, C_DS es la capacitancia de la unión. Esta es una capacitancia no lineal y su valor se puede calcular usando la misma ecuación que para C_GDj.

Otros elementos dinámicos

Inductancias de embalaje

Para funcionar, el MOSFET debe estar conectado al circuito externo, la mayoría de las veces mediante unión de cables (aunque se investigan técnicas alternativas). Estas conexiones presentan una inductancia parásita que no es específica de la tecnología MOSFET, pero que tiene efectos importantes debido a las altas velocidades de conmutación. Las inductancias parásitas tienden a mantener su corriente constante y generan sobretensión durante el apagado del transistor, lo que resulta en pérdidas de conmutación crecientes.

Se puede asociar una inductancia parásita a cada terminal del MOSFET. Tienen diferentes efectos:

la inductancia de la puerta tiene poca influencia (asumiendo que es menor que algunos cientos de nanohenries), porque los gradientes actuales en la puerta son relativamente lentos. En algunos casos, sin embargo, la inductancia de la puerta y la capacitancia de entrada del transistor pueden constituir un oscilador. Esto debe evitarse, ya que resulta en pérdidas de conmutación muy altas (hasta la destrucción del dispositivo). En un diseño típico, las inductancias parasitarias se mantienen lo suficientemente bajas para prevenir este fenómeno;
la inductancia de drenaje tiende a reducir el voltaje de drenaje cuando el MOSFET se enciende, por lo que reduce el giro en pérdidas. Sin embargo, al crear un sobrevoltorio durante el desvío, aumenta las pérdidas de desvío;
la inductancia parasitaria fuente tiene el mismo comportamiento que la inductancia de drenaje, además de un efecto de retroalimentación que hace que la conmutación dure más tiempo, aumentando así las pérdidas de conmutación.
- al comienzo de un rápido giro, debido a la inductancia de la fuente, el voltaje en la fuente (en el die) será capaz de saltar arriba así como el voltaje de la puerta; el V interno_SG El voltaje permanecerá bajo por un tiempo más largo, por lo tanto retrasando el voltaje.
- al comienzo de un rápido desvío, ya que la corriente a través de la inductancia fuente disminuye bruscamente, el voltaje resultante a través de él va negativo (con respecto al plomo fuera del paquete) levantando el V interno_SG Tensión, manteniendo el MOSFET encendido, y por lo tanto retrasando el desvío.

Límites de operación

Rotura del óxido de la puerta

El óxido de la puerta es muy delgado (100 nm o menos), por lo que solo puede sostener un voltaje limitado. En las hojas de datos, los fabricantes suelen indicar un voltaje máximo de entrada a fuente, alrededor de 20 V, y exceder este límite puede provocar la destrucción del componente. Además, un alto voltaje de puerta a fuente reduce significativamente la vida útil del MOSFET, con poca o ninguna ventaja en la reducción de R_DSon.

Para solucionar este problema, a menudo se utiliza un circuito controlador de puerta.

Drenaje máximo a voltaje de fuente

Los MOSFET de potencia tienen un consumo máximo especificado de voltaje de fuente (cuando están apagados), más allá del cual pueden ocurrir fallas. Exceder el voltaje de ruptura hace que el dispositivo conduzca, lo que podría dañarlo y otros elementos del circuito debido a una disipación excesiva de energía.

Corriente de drenaje máxima

La corriente de drenaje generalmente debe permanecer por debajo de un cierto valor especificado (corriente de drenaje continua máxima). Puede alcanzar valores más altos durante períodos de tiempo muy cortos (corriente de drenaje pulsada máxima, a veces especificada para varias duraciones de pulso). La corriente de drenaje está limitada por el calentamiento debido a pérdidas resistivas en componentes internos, como cables de conexión, y otros fenómenos como la electromigración en la capa metálica.

Temperatura máxima

La temperatura de la unión (T_J) del MOSFET debe permanecer por debajo de un valor máximo especificado para que el dispositivo funcione de manera confiable, determinado por el diseño del troquel MOSFET y los materiales de embalaje. El embalaje a menudo limita la temperatura máxima de unión, debido al compuesto de moldeo y (cuando se use) a las características del epoxi.

La temperatura ambiente máxima de funcionamiento está determinada por la disipación de potencia y la resistencia térmica. La resistencia térmica entre la unión y la caja es intrínseca al dispositivo y al paquete; La resistencia térmica entre la carcasa y el ambiente depende en gran medida del diseño de la placa/montaje, del área del disipador de calor y del flujo de aire/fluido.

El tipo de disipación de potencia, ya sea continua o pulsada, afecta la temperatura máxima de funcionamiento, debido a las características de la masa térmica; En general, cuanto menor sea la frecuencia de los pulsos para una determinada disipación de energía, mayor será la temperatura ambiente máxima de funcionamiento, debido a que se permite un intervalo más largo para que el dispositivo se enfríe. Se pueden utilizar modelos, como una red Foster, para analizar la dinámica de temperatura a partir de transitorios de energía.

Área de operación segura

El área de operación segura define los rangos combinados de corriente de drenaje y voltaje de drenaje a fuente que el MOSFET de potencia puede manejar sin sufrir daños. Se representa gráficamente como un área en el plano definida por estos dos parámetros. Tanto la corriente de drenaje como el voltaje de drenaje a fuente deben permanecer por debajo de sus valores máximos respectivos, pero su producto también debe permanecer por debajo de la disipación de potencia máxima que el dispositivo es capaz de manejar. Por lo tanto, el dispositivo no puede funcionar con su corriente máxima y su voltaje máximo simultáneamente.

Enganche

El circuito equivalente para un MOSFET de potencia consta de un MOSFET en paralelo con un BJT parásito. Si el BJT se enciende, no se puede apagar, ya que la puerta no tiene control sobre él. Este fenómeno se conoce como "latch-up" y puede provocar la destrucción del dispositivo. El BJT se puede encender debido a una caída de voltaje en la región del cuerpo tipo p. Para evitar el enganche, el cuerpo y la fuente suelen estar en cortocircuito dentro del paquete del dispositivo.

Tecnología

Diseño

Estructura celular

Como se describió anteriormente, la capacidad de manejo de corriente de un MOSFET de potencia está determinada por el ancho de su canal de puerta. El ancho del canal de la puerta es la tercera dimensión (eje Z) de las secciones transversales que se muestran.

Para minimizar el costo y el tamaño, es valioso mantener el tamaño del área del troquel del transistor lo más pequeño posible. Por lo tanto, se han desarrollado optimizaciones para aumentar el ancho de la superficie del canal, es decir, aumentar la "densidad del canal". Consisten principalmente en crear estructuras celulares que se repiten en toda el área del chip MOSFET. Se han propuesto varias formas para estas celdas, siendo la más famosa la forma hexagonal utilizada en los dispositivos HEXFET de International Rectifier.

Otra forma de aumentar la densidad del canal es reducir el tamaño de la estructura elemental. Esto permite más celdas en una superficie determinada y, por lo tanto, más ancho de canal. Sin embargo, a medida que el tamaño de la celda se reduce, se vuelve más difícil garantizar el contacto adecuado de cada celda. Para superar esto, se utiliza una "tira" A menudo se utiliza una estructura (ver figura). Es menos eficiente que una estructura celular de resolución equivalente en términos de densidad de canales, pero puede hacer frente a tonos más pequeños. Otra ventaja de la estructura de franja plana es que es menos susceptible a fallas durante eventos de ruptura de avalancha en los que el transistor bipolar parásito se enciende con suficiente polarización directa. En la estructura celular, si el terminal fuente de cualquier celda tiene un mal contacto, entonces es mucho más probable que el transistor bipolar parásito se enganche durante un evento de avería por avalancha. Debido a esto, los MOSFET que utilizan una estructura de franja plana solo pueden fallar durante la avalancha debido a un estrés térmico extremo.

Estructuras

P-substrate power MOSFET

Un MOSFET P-sustrato (a menudo llamado PMOS) es un MOSFET con tipos de dopaje opuestos (N en lugar de P y P en lugar de N en la sección transversal en la figura 1). Este MOSFET se hace usando un sustrato tipo P, con un P⁻ epitaxi. A medida que el canal se sienta en una N-región, este transistor se enciende por una puerta negativa al voltaje fuente. Esto lo hace deseable en un convertidor de buck, donde uno de los terminales del interruptor está conectado al lado alto del voltaje de entrada: con un N-MOSFET, esta configuración requiere aplicar a la puerta un voltaje igual a la ${displaystyle V_{in}+V_{GS}}$ , mientras que no hay tensión sobre ${displaystyle V_{in}}$ se requiere con un P-MOSFET.

La principal desventaja de este tipo de MOSFET es el mal rendimiento en el estado, ya que utiliza agujeros como portadores de carga, que tienen una movilidad mucho menor que los electrones. Como la resistencia está directamente relacionada con la movilidad, un dispositivo PMOS dado tendrá un ${displaystyle R_{DSon}}$ tres veces más alto que un N-MOSFET con las mismas dimensiones.

VMOS

La estructura VMOS tiene una ranura en V en la región de la puerta y se utilizó para los primeros dispositivos comerciales.

UMOS

En esta estructura MOSFET de potencia, también llamada trench-MOS, el electrodo de puerta está enterrado en una zanja grabada en el silicio. Esto da como resultado un canal vertical. El principal interés de la estructura es la ausencia del efecto JFET. El nombre de la estructura proviene de la forma de U de la trinchera.

Super-junción tecnología de corte profundo

Especialmente para voltajes superiores a 500 V, algunos fabricantes, incluido Infineon Technologies con sus productos CoolMOS, han comenzado a utilizar un principio de compensación de carga. Con esta tecnología, la resistencia de la capa epitaxial, que es la que más contribuye (más del 95%) a la resistencia del dispositivo de los MOSFET de alto voltaje, se puede reducir en un factor superior a 5.

Con el objetivo de mejorar la eficiencia de fabricación y la confiabilidad de los MOSFET de superunión, Renesas Electronics desarrolló una estructura de superunión con una técnica de proceso de zanja profunda. Esta tecnología implica grabar zanjas en el material tipo N con baja impureza para formar regiones tipo P. Este proceso supera los problemas inherentes al enfoque de crecimiento epitaxial de múltiples niveles y da como resultado una resistencia extremadamente baja y una capacitancia interna reducida.

Debido al aumento del área de unión p-n, una estructura de superunión tiene un tiempo de recuperación inversa menor pero una corriente de recuperación inversa mayor en comparación con un MOSFET de potencia planar convencional.

Contenido relacionado

Más resultados...