Fabricación de dispositivos semiconductores

La fabricación de dispositivos semiconductores es el proceso utilizado para fabricar dispositivos semiconductores, típicamente chips de circuitos integrados (IC) como procesadores de computadora modernos, microcontroladores y chips de memoria como NAND flash y DRAM que están presentes en dispositivos eléctricos y electrónicos cotidianos. Es una secuencia de varios pasos de procesamiento químico y fotolitográfico (como la pasivación de la superficie, la oxidación térmica, la difusión plana y el aislamiento de la unión) durante la cual se crean gradualmente circuitos electrónicos en una oblea hecha de material semiconductor puro. Casi siempre se usa silicio, pero se usan varios semiconductores compuestos para aplicaciones especializadas.

Todo el proceso de fabricación lleva tiempo, desde el inicio hasta el empaquetado de los chips listos para su envío, al menos de seis a ocho semanas (solo la cinta, sin incluir el diseño del circuito) y se lleva a cabo en plantas de fabricación de semiconductores altamente especializadas, también llamadas fundiciones o fábricas. Toda la fabricación se lleva a cabo dentro de una sala limpia, que es la parte central de una fábrica. En dispositivos semiconductores más avanzados, como los nodos modernos de 14/10/7 nm, la fabricación puede demorar hasta 15 semanas, siendo de 11 a 13 semanas el promedio de la industria.La producción en instalaciones de fabricación avanzada está completamente automatizada y se lleva a cabo en un entorno de nitrógeno sellado herméticamente para mejorar el rendimiento (el porcentaje de microchips que funcionan correctamente en una oblea), con sistemas automatizados de manipulación de materiales que se encargan del transporte de obleas de una máquina a otra. Las obleas se transportan dentro de FOUP, cajas de plástico selladas especiales. Toda la maquinaria y las FOUP contienen una atmósfera interna de nitrógeno. El aire dentro de la maquinaria y las FOUP generalmente se mantiene más limpio que el aire circundante en la sala limpia. Esta atmósfera interna se conoce como mini-ambiente. Las plantas de fabricación necesitan grandes cantidades de nitrógeno líquido para mantener la atmósfera dentro de la maquinaria de producción y las FOUP, que se purga constantemente con nitrógeno.

Tamaño

Un proceso de semiconductores específico tiene reglas específicas sobre el tamaño mínimo y el espacio para las características en cada capa del chip. A menudo, los procesos de semiconductores más nuevos tienen tamaños mínimos más pequeños y espacios más estrechos que permiten que una matriz simple se encoja para reducir costos y mejorar el rendimiento. en parte debido a un aumento en la densidad de transistores (número de transistores por milímetro cuadrado). Los primeros procesos de semiconductores tenían nombres arbitrarios como HMOS III, CHMOS V; los posteriores se denominan por tamaño, como el proceso de 90 nm.

Según el estándar de la industria, cada generación del proceso de fabricación de semiconductores, también conocido como nodo de tecnología o nodo de proceso, se designa por el tamaño mínimo de característica del proceso. Los nodos de tecnología, también conocidos como "tecnologías de proceso" o simplemente "nodos", normalmente se indican por el tamaño en nanómetros (o históricamente en micrómetros) de la longitud de puerta del transistor del proceso. Sin embargo, este no ha sido el caso desde 1994. Inicialmente, la longitud de la puerta del transistor era más pequeña que la sugerida por el nombre del nodo del proceso (por ejemplo, nodo de 350 nm); sin embargo, esta tendencia se revirtió en 2009.Los nanómetros utilizados para nombrar los nodos de proceso se han convertido más en un término de marketing que no tiene relación con los tamaños reales de las características ni con la densidad de transistores (número de transistores por milímetro cuadrado). Por ejemplo, el proceso anterior de 10 nm de Intel en realidad tiene características (las puntas de las aletas FinFET) con un ancho de 7 nm, el proceso anterior de 10 nm de Intel es similar en densidad de transistores a los procesos de 7 nm de TSMC, mientras que los procesos de 12 y 14 nm de GlobalFoundries tienen tamaños de características similares.

Historia

Siglo 20

Un tipo mejorado de tecnología MOSFET, CMOS, fue desarrollado por Chih-Tang Sah y Frank Wanlass en Fairchild Semiconductor en 1963. CMOS fue comercializado por RCA a fines de la década de 1960. RCA usó comercialmente CMOS para sus circuitos integrados de la serie 4000 en 1968, comenzando con un proceso de 20 µm antes de escalar gradualmente a un proceso de 10 µm en los años siguientes.

Desde entonces, la fabricación de dispositivos semiconductores se ha extendido desde Texas y California en la década de 1960 al resto del mundo, incluidos Asia, Europa y Oriente Medio.

Siglo 21

La industria de los semiconductores es un negocio global en la actualidad. Los principales fabricantes de semiconductores suelen tener instalaciones en todo el mundo. Samsung Electronics, el fabricante de semiconductores más grande del mundo, tiene instalaciones en Corea del Sur y Estados Unidos. Intel, el segundo fabricante más grande, tiene instalaciones en Europa y Asia, así como en los EE. UU. TSMC, la fundición pura más grande del mundo, tiene instalaciones en Taiwán, China, Singapur y EE. UU. Qualcomm y Broadcom se encuentran entre las mayores empresas de semiconductores sin fábrica y subcontratan su producción a empresas como TSMC. También tienen instalaciones repartidas en diferentes países.

Desde 2009, "nodo" se ha convertido en un nombre comercial con fines de marketing que indica nuevas generaciones de tecnologías de proceso, sin ninguna relación con la longitud de la puerta, el paso del metal o el paso de la puerta. Por ejemplo, el proceso de 7 nm de GlobalFoundries es similar al proceso de 10 nm de Intel, por lo que la noción convencional de un nodo de proceso se ha vuelto borrosa. Además, los procesos de 10 nm de TSMC y Samsung son solo un poco más densos que los 14 nm de Intel en densidad de transistores. En realidad, están mucho más cerca del proceso de 14 nm de Intel que del proceso de 10 nm de Intel (por ejemplo, el paso de aleta de los procesos de 10 nm de Samsung es exactamente el mismo que el del proceso de 14 nm de Intel: 42 nm).

A partir de 2019, Intel, UMC, TSMC, Samsung, Micron, SK Hynix, Toshiba Memory y GlobalFoundries están produciendo en masa chips de 14 nanómetros y 10 nanómetros, con chips de proceso de 7 nanómetros en producción en masa de TSMC y Samsung, aunque su 7 nanómetro la definición de nodo es similar al proceso de 10 nanómetros de Intel. Samsung comenzó a producir el proceso de 5 nanómetros en 2018. A partir de 2019, el nodo con la mayor densidad de transistores es el nodo N5 de 5 nanómetros de TSMC, con una densidad de 171,3 millones de transistores por milímetro cuadrado.En 2019, Samsung y TSMC anunciaron planes para producir nodos de 3 nanómetros. GlobalFoundries ha decidido detener el desarrollo de nuevos nodos más allá de los 12 nanómetros para ahorrar recursos, ya que ha determinado que establecer una nueva fábrica para manejar pedidos de menos de 12 nm estaría más allá de las capacidades financieras de la empresa. A partir de 2019, Samsung es el líder de la industria en escalado avanzado de semiconductores, seguido de TSMC y luego de Intel.

Lista de pasos

Esta es una lista de técnicas de procesamiento que se emplean numerosas veces a lo largo de la construcción de un dispositivo electrónico moderno; esta lista no implica necesariamente un orden específico. Los equipos para llevar a cabo estos procesos son fabricados por un puñado de empresas. Todos los equipos deben probarse antes de iniciar una planta de fabricación de semiconductores. Estos procesos se realizan después del diseño del circuito integrado.

• Procesamiento de obleas
  • Limpieza húmeda
    • Limpieza con disolventes como acetona, tricloroetileno y agua ultrapura
    • solución piraña
    • RCA limpio
  • Pasivación superficial
  • Fotolitografía
  • Implantación de iones (en la que los dopantes se incrustan en la oblea creando regiones de mayor o menor conductividad)
  • Grabado (microfabricación)
    • Grabado en seco (grabado con plasma)
      • Grabado de iones reactivos (RIE)
        • Grabado profundo de iones reactivos
        • Grabado de capa atómica (ALE)
    • grabado húmedo
      • Grabado con óxido tamponado
  • incineración de plasma
  • Tratamientos termales
    • Recocido térmico rápido
    • recocidos en horno
    • Oxidación térmica
  • Deposición de vapor químico (CVD)
  • Deposición de capa atómica (ALD)
  • Deposición física de vapor (PVD)
  • Epitaxia de haz molecular (MBE)
  • Despegue láser (para la producción de LED)
  • Deposición electroquímica (ECD). Ver Galvanoplastia
  • Pulido químico-mecánico (CMP)
  • Prueba de obleas (donde el rendimiento eléctrico se verifica utilizando un equipo de prueba automático, en este paso también se puede realizar el corte por láser y/o el agrupamiento)
• Preparación del troquel
  • A través de silicio a través de la fabricación (para circuitos integrados tridimensionales)
  • Montaje de la oblea (la oblea se monta en un marco de metal con cinta para cortar en dados)
  • Rectificado y pulido de obleas (reduce el grosor de la oblea para dispositivos delgados como una tarjeta inteligente o tarjeta PCMCIA o unión y apilamiento de obleas, esto también puede ocurrir durante el corte en cubitos de obleas, en un proceso conocido como Dice Before Grind o DBG)
  • Unión y apilamiento de obleas (para circuitos integrados tridimensionales y MEMS)
  • Fabricación de capa de redistribución (para paquetes WLCSP)
  • Golpe de obleas (para paquetes Flip chip BGA (matriz de rejilla de bolas) y WLCSP)
  • Troquelado o troquelado de obleas
• embalaje de circuitos integrados
  • Fijación del troquel (el troquel se une a un marco de plomo con pasta conductora o película de unión del troquel)
  • Unión IC: unión por cable, unión termosónica, Flip chip o unión automatizada de cinta (TAB)
  • Instalación de encapsulado IC o esparcidor de calor integrado (IHS)
    • Moldeado (utilizando un compuesto de moldeado especial que puede contener polvo de vidrio como relleno)
    • Horneando
    • Galvanoplastia (recubre los cables de cobre de los marcos de cables con estaño para facilitar la soldadura)
    • Marcaje láser o serigrafía
    • Recorte y forma (separa los marcos de cables entre sí y dobla los pines del marco de cables para que puedan montarse en una placa de circuito impreso)
• pruebas de circuitos integrados

Además, se pueden llevar a cabo pasos como el grabado de Wright.

Prevención de contaminación y defectos

Cuando los anchos de las características eran mucho mayores que aproximadamente 10 micrómetros, la pureza de los semiconductores no era un problema tan grande como lo es hoy en día en la fabricación de dispositivos. A medida que los dispositivos se vuelven más integrados, las salas limpias deben volverse aún más limpias. Hoy en día, las plantas de fabricación se presurizan con aire filtrado para eliminar incluso las partículas más pequeñas, que podrían depositarse en las obleas y contribuir a los defectos. Los techos de las salas limpias de semiconductores tienen unidades de filtro de ventilador (FFU) a intervalos regulares para reemplazar y filtrar constantemente el aire en la sala limpia; los equipos de capital de semiconductores también pueden tener sus propias FFU. Los FFU, combinados con pisos elevados con rejillas, ayudan a garantizar un flujo de aire laminar, para garantizar que las partículas bajen inmediatamente al piso y no queden suspendidas en el aire debido a las turbulencias. Los trabajadores de una planta de fabricación de semiconductores deben usar trajes de sala limpia para proteger los dispositivos de la contaminación humana. Para evitar la oxidación y aumentar el rendimiento, las FOUP y los equipos de capital de semiconductores pueden tener un entorno de nitrógeno puro sellado herméticamente con un nivel de polvo ISO clase 1. Las cápsulas FOUP y SMIF aíslan las obleas del aire en la sala limpia, aumentando el rendimiento porque reducen la cantidad de defectos causados ​​por las partículas de polvo. Además, las fábricas tienen la menor cantidad de personas posible en la sala limpia para facilitar el mantenimiento del entorno de la sala limpia, ya que las personas, incluso cuando usan trajes de sala limpia, arrojan grandes cantidades de partículas, especialmente al caminar. Los FOUP y los equipos de capital de semiconductores pueden tener un entorno de nitrógeno puro sellado herméticamente con un nivel de polvo ISO clase 1. Las cápsulas FOUP y SMIF aíslan las obleas del aire en la sala limpia, aumentando el rendimiento porque reducen la cantidad de defectos causados ​​por las partículas de polvo. Además, las fábricas tienen la menor cantidad de personas posible en la sala limpia para facilitar el mantenimiento del entorno de la sala limpia, ya que las personas, incluso cuando usan trajes de sala limpia, arrojan grandes cantidades de partículas, especialmente al caminar. Los FOUP y los equipos de capital de semiconductores pueden tener un entorno de nitrógeno puro sellado herméticamente con un nivel de polvo ISO clase 1. Las cápsulas FOUP y SMIF aíslan las obleas del aire en la sala limpia, aumentando el rendimiento porque reducen la cantidad de defectos causados ​​por las partículas de polvo. Además, las fábricas tienen la menor cantidad de personas posible en la sala limpia para facilitar el mantenimiento del entorno de la sala limpia, ya que las personas, incluso cuando usan trajes de sala limpia, arrojan grandes cantidades de partículas, especialmente al caminar.

Obleas

Una oblea típica está hecha de silicio extremadamente puro que se convierte en lingotes cilíndricos monocristalinos (bolas) de hasta 300 mm (un poco menos de 12 pulgadas) de diámetro mediante el proceso Czochralski. A continuación, estos lingotes se cortan en obleas de unos 0,75 mm de espesor y se pulen para obtener una superficie muy regular y plana.

Procesamiento

En la fabricación de dispositivos semiconductores, los diversos pasos de procesamiento se dividen en cuatro categorías generales: deposición, eliminación, modelado y modificación de las propiedades eléctricas.

• La deposición es cualquier proceso que crece, recubre o transfiere un material a la oblea. Las tecnologías disponibles incluyen la deposición física de vapor (PVD), la deposición química de vapor (CVD), la deposición electroquímica (ECD), la epitaxia de haz molecular (MBE) y, más recientemente, la deposición de capa atómica (ALD), entre otras. Puede entenderse que la deposición incluye la formación de capas de óxido, por oxidación térmica o, más específicamente, LOCOS.
• La eliminación es cualquier proceso que elimina material de la oblea; los ejemplos incluyen procesos de grabado (ya sea húmedo o seco) y planarización químico-mecánica (CMP).
• El modelado es la conformación o alteración de materiales depositados, y generalmente se denomina litografía. Por ejemplo, en la litografía convencional, la oblea se recubre con un químico llamado fotoprotector; luego, una máquina llamada paso a paso enfoca, alinea y mueve una máscara, exponiendo porciones seleccionadas de la oblea debajo a luz de longitud de onda corta; las regiones expuestas se lavan con una solución reveladora. Después del grabado u otro procesamiento, el fotorresistente restante se elimina mediante incineración de plasma "seco" (eliminación o tira del fotorresistente). La fotoprotección también se puede eliminar usando procesos químicos húmedos que recubren la oblea en un líquido para eliminar la fotoprotección.
• Históricamente, la modificación de las propiedades eléctricas ha implicado fuentes y drenajes de transistores de dopaje (originalmente por hornos de difusión y luego por implantación de iones). Estos procesos de dopaje van seguidos de recocido en horno o, en dispositivos avanzados, de recocido térmico rápido (RTA); el recocido sirve para activar los dopantes implantados. La modificación de las propiedades eléctricas ahora también se extiende a la reducción de la constante dieléctrica de un material en aisladores de bajo k mediante la exposición a la luz ultravioleta en el procesamiento UV (UVP). La modificación se logra con frecuencia por oxidación, que se puede llevar a cabo para crear uniones semiconductor-aislante, como en la oxidación local de silicio (LOCOS) para fabricar transistores de efecto de campo de óxido metálico.

Los chips modernos tienen hasta once o más niveles de metal producidos en más de 300 o más pasos de procesamiento secuenciados.

Procesamiento de primera línea (FEOL)

El procesamiento FEOL se refiere a la formación de los transistores directamente en el silicio. La oblea en bruto está diseñada mediante el crecimiento de una capa de silicio ultrapuro, prácticamente libre de defectos a través de la epitaxia. En los dispositivos lógicos más avanzados, previo al paso de epitaxia de silicio, se realizan trucos para mejorar el rendimiento de los transistores a construir. Un método implica la introducción de un paso de filtrado en el que se deposita una variante de silicio como el silicio-germanio (SiGe). Una vez que se deposita el silicio epitaxial, la red cristalina se estira algo, lo que mejora la movilidad electrónica. Otro método, llamado silicio sobre aislanteLa tecnología implica la inserción de una capa aislante entre la oblea de silicio en bruto y la capa delgada de epitaxia de silicio posterior. Este método da como resultado la creación de transistores con efectos parásitos reducidos.

Gate óxido e implantes

A la ingeniería de la superficie frontal le sigue el crecimiento del dieléctrico de la puerta (tradicionalmente dióxido de silicio), el patrón de la puerta, el patrón de las regiones de fuente y drenaje, y la posterior implantación o difusión de dopantes para obtener las propiedades eléctricas complementarias deseadas. En los dispositivos de memoria dinámica de acceso aleatorio (DRAM), los condensadores de almacenamiento también se fabrican en este momento, generalmente apilados sobre el transistor de acceso (el ahora desaparecido fabricante de DRAM Qimonda implementó estos condensadores con trincheras grabadas profundamente en la superficie de silicio).

Procesamiento de back-end-of-line (BEOL)

Capas de metal

Una vez que se han creado los diversos dispositivos semiconductores, deben interconectarse para formar los circuitos eléctricos deseados. Esto ocurre en una serie de pasos de procesamiento de obleas denominados colectivamente como BEOL (que no debe confundirse con la parte final de la fabricación del chip, que se refiere a las etapas de empaque y prueba). El procesamiento BEOL implica la creación de cables de interconexión de metal que están aislados por capas dieléctricas. El material aislante ha sido tradicionalmente una forma de SiO ₂ o un vidrio de silicato, pero recientemente se están utilizando nuevos materiales de baja constante dieléctrica (como el oxicarburo de silicio), que normalmente proporcionan constantes dieléctricas de alrededor de 2,7 (en comparación con 3,82 para SiO ₂), aunque se ofrecen materiales con constantes tan bajas como 2,2 a los fabricantes de chips. En su lugar, se pueden usar dieléctricos de alto κ.

Interconectar

Históricamente, los hilos metálicos han estado compuestos por aluminio. En este enfoque del cableado (a menudo llamado aluminio sustractivo), primero se depositan capas de aluminio, se modelan y luego se graban, dejando cables aislados. Luego, el material dieléctrico se deposita sobre los cables expuestos. Las diversas capas de metal están interconectadas mediante el grabado de agujeros (llamados " vías") en el material aislante y luego depositando tungsteno en ellos con una técnica CVD utilizando hexafluoruro de tungsteno; este enfoque todavía se usa en la fabricación de muchos chips de memoria, como la memoria dinámica de acceso aleatorio (DRAM), porque la cantidad de niveles de interconexión es pequeña (actualmente no más de cuatro).

Más recientemente, a medida que la cantidad de niveles de interconexión para la lógica ha aumentado sustancialmente debido a la gran cantidad de transistores que ahora están interconectados en un microprocesador moderno, la demora de tiempo en el cableado se ha vuelto tan significativa como para provocar un cambio en el material del cableado (de interconexión de aluminio a cobrecapa) y un cambio en el material dieléctrico (de dióxidos de silicio a aisladores más nuevos de bajo K). Esta mejora del rendimiento también tiene un costo reducido a través del procesamiento de damasquinado, que elimina los pasos de procesamiento. A medida que aumenta el número de niveles de interconexión, se requiere la planarización de las capas anteriores para garantizar una superficie plana antes de la litografía posterior. Sin él, los niveles se volverían cada vez más torcidos, extendiéndose más allá de la profundidad de enfoque de la litografía disponible y, por lo tanto, interfiriendo con la capacidad de generar patrones. CMP (planarización químico-mecánica) es el método de procesamiento principal para lograr dicha planarización, aunque el grabado en secotodavía se emplea a veces cuando el número de niveles de interconexión no es más de tres. Las interconexiones de cobre utilizan una capa de barrera eléctricamente conductora para evitar que el cobre se difunda ("envenenamiento") en su entorno.

Prueba de obleas

La naturaleza altamente serializada del procesamiento de obleas ha aumentado la demanda de metrología entre los distintos pasos de procesamiento. Por ejemplo, la metrología de película delgada basada en elipsometría o reflectometría se usa para controlar estrictamente el espesor del óxido de la puerta, así como el espesor, el índice de refracción y el coeficiente de extinción de la fotorresistencia y otros recubrimientos. El equipo de metrología de prueba de obleas se usa para verificar que las obleas no hayan sido dañadas por pasos de procesamiento previos hasta la prueba; si fallan demasiados troqueles en una oblea, se desecha toda la oblea para evitar los costos de procesamiento adicional. La metrología virtual se ha utilizado para predecir las propiedades de las obleas basándose en métodos estadísticos sin realizar la medición física en sí.

Prueba de dispositivo

Una vez que se ha completado el proceso inicial, los dispositivos semiconductores o chips se someten a una variedad de pruebas eléctricas para determinar si funcionan correctamente. El porcentaje de dispositivos en la oblea que funcionan correctamente se denomina rendimiento. Los fabricantes suelen ser reservados sobre sus rendimientos, pero pueden ser tan bajos como el 30%, lo que significa que solo el 30% de los chips en la oblea funcionan según lo previsto. La variación del proceso es una de las muchas razones del bajo rendimiento. Las pruebas se llevan a cabo para evitar que los chips se ensamblen en paquetes relativamente costosos.

El rendimiento a menudo, pero no necesariamente, está relacionado con el tamaño del dispositivo (matriz o chip). Por ejemplo, en diciembre de 2019, TSMC anunció un rendimiento promedio de ~80 %, con un rendimiento máximo por oblea de >90 % para sus chips de prueba de 5 nm con un tamaño de troquel de 17,92 mm. El rendimiento bajó al 32,0% con un aumento en el tamaño de la matriz a 100 mm.

La fábrica prueba los chips en la oblea con un probador electrónico que presiona pequeñas sondas contra el chip. La máquina marca cada ficha defectuosa con una gota de tinte. En la actualidad, el marcado electrónico con tinte es posible si los datos de prueba de obleas (resultados) se registran en una base de datos de computadora central y los chips se "agrupan" (es decir, se clasifican en contenedores virtuales) de acuerdo con límites de prueba predeterminados, como frecuencias/relojes operativos máximos, número de núcleos (totalmente funcionales) por chip, etc. Los datos de agrupación resultantes se pueden graficar o registrar en un mapa de obleas para rastrear defectos de fabricación y marcar chips defectuosos. Este mapa también se puede utilizar durante el montaje y el envasado de obleas. El agrupamiento permite que los chips que de otro modo serían rechazados se reutilicen en productos de nivel inferior, como es el caso de las GPU y las CPU, lo que aumenta el rendimiento del dispositivo. especialmente porque muy pocos chips son completamente funcionales (tienen todos los núcleos funcionando correctamente, por ejemplo). Los eFUSE se pueden usar para desconectar partes de chips como núcleos, ya sea porque no funcionaron según lo previsto durante el agrupamiento o como parte de la segmentación del mercado (usando el mismo chip para niveles de gama baja, media y alta). Los chips pueden tener piezas de repuesto para permitir que el chip pase completamente la prueba, incluso si tiene varias piezas que no funcionan.

Los chips también se prueban nuevamente después del empaque, ya que pueden faltar los cables de unión o el paquete puede alterar el rendimiento analógico. Esto se conoce como la "prueba final". Los chips también se pueden visualizar mediante rayos X.

Por lo general, la fábrica cobra por el tiempo de prueba, con precios del orden de centavos por segundo. Los tiempos de prueba varían desde unos pocos milisegundos hasta un par de segundos, y el software de prueba está optimizado para reducir el tiempo de prueba. La prueba de múltiples chips (múltiples sitios) también es posible porque muchos probadores tienen los recursos para realizar la mayoría o todas las pruebas en paralelo y en varios chips a la vez.

Los chips a menudo se diseñan con "características de capacidad de prueba", como cadenas de escaneo o una "autoprueba integrada" para acelerar las pruebas y reducir los costos de las pruebas. En ciertos diseños que utilizan procesos de fabricación analógicos especializados, las obleas también se recortan con láser durante la prueba, para lograr valores de resistencia estrechamente distribuidos según lo especificado por el diseño.

Los buenos diseños intentan probar y gestionar estadísticamente las esquinas (extremos del comportamiento del silicio causados ​​por una temperatura de funcionamiento alta combinada con los extremos de los pasos de procesamiento de fábrica). La mayoría de los diseños admiten al menos 64 esquinas.

Rendimiento del dispositivo

El rendimiento del dispositivo o el rendimiento del troquel es la cantidad de chips o troqueles en funcionamiento en una oblea, expresado en porcentaje, ya que la cantidad de chips en una oblea (Die por oblea, DPW) puede variar según el tamaño de los chips y el diámetro de la oblea. La degradación del rendimiento es una reducción en el rendimiento, que históricamente fue causada principalmente por partículas de polvo; sin embargo, desde la década de 1990, la degradación del rendimiento es causada principalmente por la variación del proceso, el proceso mismo y las herramientas utilizadas en la fabricación de chips, aunque el polvo sigue siendo un problema en muchas fábricas más antiguas. Las partículas de polvo tienen un efecto cada vez mayor en el rendimiento, ya que los tamaños de las características se reducen con los procesos más nuevos. La automatización y el uso de mini entornos dentro de los equipos de producción, FOUP y SMIF han permitido reducir los defectos causados ​​por las partículas de polvo. El rendimiento del dispositivo debe mantenerse alto para reducir el precio de venta de los chips en funcionamiento, ya que los chips en funcionamiento tienen que pagar por los chips que fallaron y para reducir el costo del procesamiento de obleas. El rendimiento también puede verse afectado por el diseño y el funcionamiento de la fábrica.

Es necesario un control estricto sobre los contaminantes y el proceso de producción para aumentar el rendimiento. Los contaminantes pueden ser contaminantes químicos o partículas de polvo. Los "defectos asesinos" son aquellos causados ​​por partículas de polvo que causan la falla completa del dispositivo (como un transistor). También hay defectos inofensivos. Una partícula debe tener 1/5 del tamaño de una característica para causar un defecto mortal. Entonces, si una característica tiene 100 nm de ancho, una partícula solo necesita tener 20 nm de ancho para causar un defecto asesino. La electricidad electrostática también puede afectar negativamente el rendimiento. Los contaminantes o impurezas químicas incluyen metales pesados ​​como hierro, cobre, níquel, zinc, cromo, oro, mercurio y plata, metales alcalinos como sodio, potasio y litio, y elementos como aluminio, magnesio, calcio, cloro, azufre, carbono. y flúor. Es importante que estos elementos no permanezcan en contacto con el silicio, ya que podrían reducir el rendimiento. Se pueden usar mezclas químicas para eliminar estos elementos del silicio; diferentes mezclas son efectivas contra diferentes elementos.

Se utilizan varios modelos para estimar el rendimiento. Son el modelo de Murphy, el modelo de Poisson, el modelo binomial, el modelo de Moore y el modelo de Seeds. No existe un modelo universal; se debe elegir un modelo basado en la distribución de rendimiento real (la ubicación de los chips defectuosos) Por ejemplo, el modelo de Murphy asume que la pérdida de rendimiento ocurre más en los bordes de la oblea (los chips que no funcionan se concentran en los bordes de la oblea), El modelo de Poisson supone que las matrices defectuosas se distribuyen de manera relativamente uniforme en la oblea, y el modelo de Seeds supone que las matrices defectuosas se agrupan juntas.

Los troqueles más pequeños cuestan menos de producir (ya que caben más en una oblea, y los obleas se procesan y cotizan como un todo), y pueden ayudar a lograr mayores rendimientos ya que los troqueles más pequeños tienen menos posibilidades de tener un defecto, debido a su menor área de superficie en la oblea Sin embargo, los troqueles más pequeños requieren características más pequeñas para lograr las mismas funciones que los troqueles más grandes o superarlos, y las características más pequeñas requieren una variación de proceso reducida y una mayor pureza (contaminación reducida) para mantener altos rendimientos. Las herramientas de metrología se utilizan para inspeccionar las obleas durante el proceso de producción y predecir el rendimiento, por lo que las obleas que se prevé que tengan demasiados defectos pueden desecharse para ahorrar costos de procesamiento.

Preparación del troquel

Una vez probada, normalmente se reduce el espesor de una oblea en un proceso también conocido como "recubrimiento", "acabado posterior" o "adelgazamiento de la oblea" antes de que la oblea se marque y luego se rompa en troqueles individuales, un proceso conocido como troceado de oblea. Solo se empaquetan los buenos chips sin marcar.

Embalaje

El empaque de plástico o cerámica implica montar el troquel, conectar las almohadillas del troquel a las clavijas del paquete y sellar el troquel. Se utilizan pequeños cables de unión para conectar las almohadillas a los pines. En los 'viejos tiempos' (década de 1970), los cables se conectaban a mano, pero ahora máquinas especializadas realizan la tarea. Tradicionalmente, estos cables se han compuesto de oro, lo que lleva a un marco de plomo (pronunciado "marco de leed") de cobre chapado en soldadura; el plomo es venenoso, por lo que RoHS ahora exige "marcos de plomo" sin plomo.

El paquete a escala de chips (CSP) es otra tecnología de empaque. Un paquete doble de plástico en línea, como la mayoría de los paquetes, es muchas veces más grande que el troquel oculto en su interior, mientras que los chips CSP tienen casi el tamaño del troquel; se puede construir un CSP para cada matriz antes de cortar la oblea.

Los chips empaquetados se vuelven a probar para asegurarse de que no se dañaron durante el embalaje y que la operación de interconexión de matriz a clavija se realizó correctamente. Luego, un láser graba el nombre y los números del chip en el paquete.

Materiales peligrosos

Muchos materiales tóxicos se utilizan en el proceso de fabricación. Éstos incluyen:

• dopantes elementales venenosos, como el arsénico, el antimonio y el fósforo.
• compuestos venenosos, como arsina, fosfina, hexafluoruro de tungsteno y silano.
• líquidos altamente reactivos, como peróxido de hidrógeno, ácido nítrico fumante, ácido sulfúrico y ácido fluorhídrico.

Es vital que los trabajadores no estén expuestos directamente a estas sustancias peligrosas. El alto grado de automatización común en la industria de fabricación de circuitos integrados ayuda a reducir los riesgos de exposición. La mayoría de las instalaciones de fabricación emplean sistemas de gestión de gases de escape, como depuradores húmedos, combustores, cartuchos absorbentes calentados, etc., para controlar el riesgo para los trabajadores y el medio ambiente.