Transmeta Efficeon

El procesador Efficeon (estilizado como efficēon) es el diseño VLIW de 256 bits de segunda generación de Transmeta lanzado en 2004 que emplea un motor de software Code Morphing Software. (CMS) para convertir el código escrito para procesadores x86 al conjunto de instrucciones nativo del chip. Al igual que su predecesor, Transmeta Crusoe (una arquitectura VLIW de 128 bits), Efficeon destaca la eficiencia computacional, el bajo consumo de energía y una baja huella térmica.

Procesador

Efficeon refleja más fielmente el conjunto de características de los procesadores Intel Pentium 4, aunque, al igual que los procesadores AMD Opteron, admite un controlador de memoria totalmente integrado, un bus HyperTransport IO y el bit NX, o extensión x86 sin ejecución al modo PAE.. La compatibilidad con bits NX está disponible a partir de la versión 6.0.4 de CMS.

Se cree que el rendimiento computacional de Efficeon en relación con las CPU móviles como el Intel Pentium M es menor, aunque parece que se ha publicado poco sobre el rendimiento relativo de estos procesadores de la competencia.

Efficeon se presentó en dos tipos de paquetes: un conjunto de rejilla de bolas (BGA) de 783 y otro de 592 contactos. Su consumo de energía es moderado (algunos consumen tan solo 3 vatios a 1 GHz y 7 vatios a 1,5 GHz), por lo que se puede enfriar pasivamente.

Se produjeron dos generaciones de este chip. La primera generación (TM8600) se fabricó mediante un proceso TSMC de 0,13 micrómetros y se produjo a velocidades de hasta 1,2 GHz. La segunda generación (TM8800 y TM8820) se fabricó mediante un proceso Fujitsu de 90 nm y se produjo a velocidades que oscilaban entre 1 GHz y 1,7 GHz.

Internamente, Efficeon tiene dos unidades lógicas aritméticas, dos unidades de carga/almacenamiento/suma, dos unidades de ejecución, dos unidades de punto flotante/MMX/SSE/SSE2, una unidad de predicción de rama, una unidad de alias y una unidad de control.. El núcleo VLIW puede ejecutar una instrucción VLIW de 256 bits por ciclo, lo que se denomina molécula, y tiene espacio para almacenar ocho instrucciones de 32 bits (llamadas átomos) por ciclo.

Efficeon tiene un caché de instrucciones L1 de 128 KB, un caché de datos L1 de 64 KB y un caché L2 de 1 MB. Todos los cachés están activados.

Además, Efficeon CMS (software de transformación de código) reserva una pequeña porción de la memoria principal (normalmente 32 MB) para su caché de traducción de instrucciones x86 traducidas dinámicamente.

Productos

• Elitegroup A532 (también se vendió como IRu Stilo 1715L, Fudita Smart TM1000)
• Microsoft FlexGo Computer (primera generación)
• Orion Multisystem Cluster Workstation
• Sharp Actius MM20, MP30, MP70G
• Sharp Mebius Muramasa PC-MM2, PC-CV50F