SIMM
Un SIMM (módulo de memoria en línea único) es un tipo de módulo de memoria que contiene memoria de acceso aleatorio que se usó en computadoras desde principios de la década de 1980 hasta principios de la década de 2000. Se diferencia de un módulo de memoria dual en línea (DIMM), la forma más predominante de módulo de memoria desde finales de la década de 1990, en que los contactos de un SIMM son redundantes en ambos lados del módulo. Los SIMM se estandarizaron bajo el estándar JEDEC JESD-21C.
La mayoría de las primeras placas base para PC (PC basadas en 8088, XT y los primeros AT) usaban chips DIP enchufables para DRAM. A medida que crecía la capacidad de la memoria de la computadora, se usaban módulos de memoria para ahorrar espacio en la placa base y facilitar la expansión de la memoria. En lugar de conectar ocho o nueve chips DIP individuales, solo se necesitaba un módulo de memoria adicional para aumentar la memoria de la computadora.
Historia
Los SIMM fueron inventados en 1982 por James J. Parker en Zenith Microcircuits y el primer cliente de Zenith Microcircuits fue Wang Laboratories. Wang Laboratories intentó patentarlo y se le otorgó una patente en abril de 1987. Esa patente se anuló más tarde cuando Wang Laboratories demandó a varias empresas por infracción y luego se hizo público que eran la invención anterior de Parker en Zenith Microcircuits (Elk Grove Village, subsidiaria en Illinois de Zenith Electronics Corporation). Luego se abandonó la demanda y se anuló la patente. Los módulos de memoria originales se crearon sobre sustratos cerámicos con "flip chip" de Hitachi de 64K. piezas y pasadores, es decir, embalaje de paquete único en línea (SIP). Había una parte de 8 bits y una parte de 9 bits ambas a 64K. Los pines eran la parte más costosa del proceso de ensamblaje y Zenith Microcircuits, junto con Wang y Amp, pronto desarrollaron un conector sin pines de fácil inserción. Posteriormente, los módulos se construyeron sobre sustratos cerámicos con chips de plomo J de plástico Fujitsu y, aún más tarde, se fabricaron sobre material de PCB estándar. Los SIMM que usan pines generalmente se denominan módulos de memoria SIP o SIPP para distinguirlos de los módulos más comunes que usan conectores de borde.
La primera variante de SIMM tiene 30 pines y proporciona 8 bits de datos (más un noveno bit de detección de errores en los SIMM de paridad). Se utilizaron en microcomputadoras compatibles con AT (basadas en 286, por ejemplo, Wang APC), basadas en 386, basadas en 486, Macintosh Plus, Macintosh II, Quadra, Atari STE, minicomputadoras Wang VS y muestreadores electrónicos Roland.
La segunda variante de SIMM tiene 72 pines y proporciona 32 bits de datos (36 bits en las versiones de paridad y ECC). Estos aparecieron primero a principios de la década de 1990 en modelos posteriores de IBM PS/2, y más tarde en sistemas basados en 486, Pentium, Pentium Pro, primeros Pentium II y chips contemporáneos/competidores de otras marcas. A mediados de los 90, los SIMM de 72 pines habían reemplazado a los SIMM de 30 pines en las computadoras nuevas y estaban comenzando a ser reemplazados por DIMM.
Las computadoras PC que no son de IBM, como las estaciones de trabajo UNIX, pueden usar SIMM no estándar patentados. El Macintosh IIfx utiliza SIMM patentados no estándar con 64 pines.
Las tecnologías DRAM utilizadas en los SIMM incluyen FPM (memoria de modo de página rápida, utilizada en todos los módulos de 30 pines y los primeros de 72 pines) y la EDO DRAM de mayor rendimiento (utilizada en los módulos posteriores de 72 pines).
Debido a los diferentes anchos de bus de datos de los módulos de memoria y algunos procesadores, a veces se deben instalar varios módulos en pares idénticos o en grupos idénticos de cuatro para llenar un banco de memoria. La regla general es un sistema 286, 386SX, 68000 o 68020/68030 de gama baja (por ejemplo, Atari Falcon, Mac LC) (que utiliza un bus de datos de 16 bits de ancho) requeriría dos SIMM de 30 pines para un banco de memoria. En sistemas 386DX, 486 y de especificaciones completas 68020 a 68060 (por ejemplo, Atari TT, Amiga 4000, Mac II) (bus de datos de 32 bits), ya sea cuatro Se requieren SIMM o un SIMM de 72 pines para un banco de memoria. En sistemas Pentium (ancho de bus de datos de 64 bits), se requieren dos SIMM de 72 pines. Sin embargo, algunos sistemas Pentium son compatibles con un "modo de medio banco", en el que el bus de datos se acortaría a solo 32 bits para permitir el funcionamiento de un solo SIMM. Por el contrario, algunos sistemas 386 y 486 utilizan lo que se conoce como "memoria intercalada", que requiere el doble de SIMM y duplica efectivamente el ancho de banda.
Los primeros zócalos SIMM eran zócalos convencionales de tipo pulsador. Estos pronto fueron reemplazados por enchufes ZIF en los que el SIMM se insertó en ángulo y luego se inclinó a una posición vertical. Para quitar uno, los dos clips de metal o plástico en cada extremo deben tirarse hacia un lado, luego el SIMM debe inclinarse hacia atrás y sacarse (los zócalos de perfil bajo invirtieron un poco esta convención, como los SODIMM: los módulos se insertan en un & #34;ángulo alto", luego presione hacia abajo para quedar más al ras con la placa base). Los enchufes anteriores usaban clips de retención de plástico que se rompieron, por lo que los clips de acero los reemplazaron.
Algunos SIMM admiten la detección de presencia (PD). Se realizan conexiones a algunos de los pines que codifican la capacidad y la velocidad del SIMM, para que el equipo compatible pueda detectar las propiedades del SIMM. Los SIMM de PD se pueden usar en equipos que no admiten PD; la información es ignorada. Los SIMM estándar se pueden convertir fácilmente para admitir PD colocando puentes, si los SIMM tienen almohadillas de soldadura para hacerlo, o soldando cables.
SIMM de 30 pines
Tamaños estándar: 256 KB, 1 MB, 4 MB, 16 MB
Los SIMMS de 30 pines tienen 12 líneas de dirección, que pueden proporcionar un total de 24 bits de dirección. Con un ancho de datos de 8 bits, esto conduce a una capacidad máxima absoluta de 16 MB para módulos con paridad y sin paridad (el chip de bits de redundancia adicional generalmente no contribuye a la capacidad utilizable).
Pin | Nombre | Signal Descripción | Pin | Nombre | Signal Descripción | |
---|---|---|---|---|---|---|
1 | VCC | +5 VDC | 16 | DQ4 | Datos 4 | |
2 | /CAS | Dirección de columna Strobe | 17 | A8 | Address 8 | |
3 | DQ0 | Datos 0 | 18 | A9 | Address 9 | |
4 | A0 | Dirección 0 | 19 | A10 | Address 10 | |
5 | A1 | Address 1 | 20 | DQ5 | Datos 5 | |
6 | DQ1 | Datos 1 | 21 | /WE | Escriba Activación | |
7 | A2 | Address 2 | 22 | VSS | Terreno | |
8 | A3 | Address 3 | 23 | DQ6 | Datos 6 | |
9 | VSS | Terreno | 24 | A11 | Address 11 | |
10 | DQ2 | Datos 2 | 25 | DQ7 | Datos 7 | |
11 | A4 | Address 4 | 26 | QP* | Paridad de datos | |
12 | A5 | Address 5 | 27 | /RAS | Dirección de la fila Strobe | |
13 | DQ3 | Datos 3 | 28 | /CASP* | Columna de Paridad Dirección Strobe | |
14 | A6 | Address 6 | 29 | DP* | Paridad de datos en | |
15 | A7 | Address 7 | 30 | VCC | +5 VDC |
* Los pines 26, 28 y 29 no están conectados en SIMM sin paridad.
SIMM de 72 pines
Tamaños estándar: 1 MB, 2 MB, 4 MB, 8 MB, 16 MB, 32 MB, 64 MB, 128 MB (el estándar también define módulos de 3,3 V con líneas de dirección adicionales y hasta 2 GB)
Con 12 líneas de dirección, que pueden proporcionar un total de 24 bits de dirección, dos filas de chips y salida de datos de 32 bits, la capacidad máxima absoluta es 227 = 128 MB.
Pin | Nombre | Signal Descripción | Pin | Nombre | Signal Descripción | |
---|---|---|---|---|---|---|
1 | VSS | Terreno | 37 | MDP1* | Paridad de datos 1 (MD8..15) | |
2 | MD0 | Datos 0 | 38 | MDP3* | Paridad de datos 3 (MD24..31) | |
3 | MD16 | Datos 16 | 39 | VSS | Terreno | |
4 | MD1 | Datos 1 | 40 | /CAS0 | Columna Dirección Strobe 0 | |
5 | MD17 | Datos 17 | 41 | /CAS2 | Columna Strobe 2 | |
6 | MD2 | Datos 2 | 42 | /CAS3 | Columna Strobe 3 | |
7 | MD18 | Datos 18 | 43 | /CAS1 | Dirección de columna Strobe 1 | |
8 | MD3 | Datos 3 | 44 | /RAS0 | Row Address Strobe 0 | |
9 | MD19 | Datos 19 | 45 | /RAS1† | Row Address Strobe 1 | |
10 | VCC | +5 VDC | 46 | NC | No conectado | |
11 | NU [PD5#] | No se utiliza [Presence Detect 5 (3v3)] | 47 | /WE | Read/Write Enable | |
12 | MA0 | Dirección 0 | 48 | NC [/ECC#] | No conectado [existencia CEC (si se basa) (3v3)] | |
13 | MA1 | Address 1 | 49 | MD8 | Datos 8 | |
14 | MA2 | Address 2 | 50 | MD24 | Datos 24 | |
15 | MA3 | Address 3 | 51 | MD9 | Datos 9 | |
16 | MA4 | Address 4 | 52 | MD25 | Datos 25 | |
17 | MA5 | Address 5 | 53 | MD10 | Datos 10 | |
18 | MA6 | Address 6 | 54 | MD26 | Datos 26 | |
19 | MA10 | Address 10 | 55 | MD11 | Datos 11 | |
20 | MD4 | Datos 4 | 56 | MD27 | Datos 27 | |
21 | MD20 | Datos 20 | 57 | MD12 | Datos 12 | |
22 | MD5 | Datos 5 | 58 | MD28 | Datos 28 | |
23 | MD21 | Datos 21 | 59 | VCC | +5 VDC | |
24 | MD6 | Datos 6 | 60 | MD29 | Datos 29 | |
25 | MD22 | Datos 22 | 61 | MD13 | Datos 13 | |
26 | MD7 | Datos 7 | 62 | MD30 | Datos 30 | |
27 | MD23 | Datos 23 | 63 | MD14 | Datos 14 | |
28 | MA7 | Address 7 | 64 | MD31 | Datos 31 | |
29 | MA11 | Address 11 | 65 | MD15 | Datos 15 | |
30 | VCC | +5 VDC | 66 | NC [/EDO#] | No se conecta [ presencia de artefactos explosivos improvisados (si se basan) (3v3)] | |
31 | MA8 | Address 8 | 67 | PD1x | Detectar presencia 1 | |
32 | MA9 | Address 9 | 68 | PD2x | Detectar presencia 2 | |
33 | /RAS3† | Row Address Strobe 3 | 69 | PD3x | Detectar presencia 3 | |
34 | /RAS2 | Row Address Strobe 2 | 70 | PD4x | Detectar Presencia 4 | |
35 | MDP2* | Paridad de datos 2 (MD16..23) | 71 | NC [PD (ref)#] | No conectado [Presence Detect (ref) (3v3)] | |
36 | MDP0* | Paridad de datos 0 (MD0..7) | 72 | VSS | Terreno |
* Los pines 35, 36, 37 y 38 no están conectados en SIMM sin paridad.
†/RAS1 y /RAS3 solo se usan en SIMMS de dos rangos: 2, 8, 32 y 128 MB.
# Estas líneas solo están definidas en módulos de 3.3V.
x Las señales de detección de presencia se detallan en el estándar JEDEC.
SIMM patentados
GVP de 64 pines
Varias tarjetas de CPU de Great Valley Products para Commodore Amiga usaban SIMM especiales de 64 pines (32 bits de ancho, 1, 4 o 16 MB, 60 ns).
Apple de 64 pines
Los SIMM de 64 pines de dos puertos se utilizaron en computadoras Apple Macintosh IIfx para permitir la superposición de ciclos de lectura/escritura (1, 4, 8, 16 MB, 80 ns).
Pin | Nombre | Signal Descripción | Pin | Nombre | Signal Descripción | |
---|---|---|---|---|---|---|
1 | GND | Terreno | 33 | Q4 | Autobús de salida de datos, bit 4 | |
2 | NC | No conectado | 34 | /W4 | Entrada accesible para RAM IC 4 | |
3 | +5V | +5 voltios | 35 | A8 | Autobús de dirección, bit 8 | |
4 | +5V | +5 voltios | 36 | NC | No conectado | |
5 | /CAS | Dirección de columna strobe | 37 | A9 | Autobús de dirección, bit 9 | |
6 | D0 | Autobús de entrada de datos, bit 0 | 38 | A10 | Bus de dirección, bit 10 | |
7 | Q0 | Autobús de salida de datos, bit 0 | 39 | A11 | Autobús de dirección, bit 11 | |
8 | /W0 | Entrada disponible para RAM IC 0 | 40 | D5 | Autobús de entrada de datos, bit 5 | |
9 | A0 | Autobús de dirección, bit 0 | 41 | Q5 | Autobús de salida de datos, bit 5 | |
10 | NC | No conectado | 42 | /W5 | Entrada accesible para RAM IC 5 | |
11 | A1 | Bus de dirección, bit 1 | 43 | NC | No conectado | |
12 | D1 | Autobús de entrada de datos, bit 1 | 44 | NC | No conectado | |
13 | Q1 | Autobús de salida de datos, bit 1 | 45 | GND | Terreno | |
14 | /W1 | Entrada accesible para RAM IC 1 | 46 | D6 | Autobús de entrada de datos, bit 6 | |
15 | A2 | Autobús de dirección, bit 2 | 47 | Q6 | Autobús de salida de datos, bit 6 | |
16 | NC | No conectado | 48 | /W6 | Entrada accesible para RAM IC 6 | |
17 | A3 | Autobús de dirección, bit 3 | 49 | NC | No conectado | |
18 | GND | Terreno | 50 | D7 | Autobús de entrada de datos, bit 7 | |
19 | GND | Terreno | 51 | Q7 | Autobús de salida de datos, bit 7 | |
20 | D2 | Autobús de entrada de datos, bit 2 | 52 | /W7 | Entrada disponible para RAM IC 7 | |
21 | Q2 | Autobús de salida de datos, bit 2 | 53 | /QB | Reservado (paridad) | |
22 | /W2 | Entrada disponible para RAM IC 2 | 54 | NC | No conectado | |
23 | A4 | Autobús de dirección, bit 4 | 55 | /RAS | Dirección de filas strobe | |
24 | NC | No conectado | 56 | NC | No conectado | |
25 | A5 | Bus de dirección, bit 5 | 57 | NC | No conectado | |
26 | D3 | Autobús de entrada de datos, bit 3 | 58 | Q | Prueba de paridad | |
27 | Q3 | Autobús de salida de datos, bit 3 | 59 | /WWP | Escribe la paridad equivocada | |
28 | /W3 | Entrada accesible para RAM IC 3 | 60 | PDCI | Parity daisy-chain input | |
29 | A6 | Bus de dirección, bit 6 | 61 | +5V | +5 voltios | |
30 | NC | No conectado | 62 | +5V | +5 voltios | |
31 | A7 | Autobús de dirección, bit 7 | 63 | PDCO | Salida de la cadena de paridad | |
32 | D4 | Autobús de entrada de datos, bit 4 | 64 | GND | Terreno |
HP LaserJet
SIMM de 72 pines con conexiones de detección de presencia (PD) no estándar.
Contenido relacionado
Almacenamiento
Señalización de cambio de frecuencia
Comunicaciones-electrónica