Serie UNIVAC 1100/2200

UNIVAC 1100/80

La serie UNIVAC 1100/2200 es una serie de sistemas informáticos compatibles de 36 bits, comenzando con el UNIVAC 1107 en 1962, fabricado inicialmente por Sperry Rand. La serie continúa siendo respaldada hoy por Unisys Corporation como la serie ClearPath Dorado. El número de modelo 1107 de estado sólido estaba en la misma secuencia que las primeras computadoras de tubo de vacío, pero las primeras computadoras no eran compatibles con las sucesoras de estado sólido.

Arquitectura

Formatos de datos

• Punto fijo, ya sea entero o fracción
  • Toda la palabra – 36-bit (complemento de los hombres)
  • Media palabra – dos campos de 18 bits por palabra (insignado o complementario)
  • Tercera palabra: tres campos de 12 bits por palabra (complemento de los huesos)
  • Trimestre: cuatro campos de 9 bits por palabra (sin firmar)
  • Sexta palabra – seis campos de 6 bits por palabra (sin firmar)
• Punto de flotación
  • Precisión única – 36 bits: bit de señal, característica de 8 bits, mantissa de 27 bits
  • Doble precisión – 72 bits: bit de señal, característica de 11 bits, mantissa de 60 bits
• Alphanumeric
  • FIELDATA – UNIVAC variante de código de 6 bits (sin caracteres de caso inferior) seis caracteres en cada palabra de 36 bits. (FIELDATA fue originalmente un código de siete bits de los cuales sólo 64 posiciones de código (ocupando seis bits) fueron definidas formalmente.)
  • ASCII – 9 bits por personaje (derecho más ocho usado para un personaje ASCII) cuatro caracteres en cada palabra de 36 bits

Formato de instrucciones

Las instrucciones tienen una longitud de 36 bits con los siguientes campos:

f (6 bits) - designador de funciones (opcode),

j (4 bits) - designador parcial de palabras, J-register designator, o diseñador de función menor,

a (4 bits) - registrador (A, X, o R) o diseñador I/O,

x (4 bits) - índice de registro (X) diseñador,

h (1 bit) - índice registrador de aumento designador,

i (1 bit) - designador de direcciones indirectas,

u (16 bits) - dirección o diseñador de operand.

Registros

Los 128 registros de la "pila de registros generales" de alta velocidad; ("registros de circuito integrado" en los modelos UNIVAC 1108 y UNIVAC 1106), se asignan al espacio de datos actual en el almacenamiento principal a partir de la dirección de memoria cero. Estos registros incluyen copias de usuarios y ejecutivos de los registros A, X, R y J y muchos registros ejecutivos de funciones especiales.

La tabla de la derecha muestra las direcciones (en octal) de los registros de usuarios.

Hay 15 registros de índice (X1... X15), 16 acumuladores (A0... A15) y 15 registros de usuario de funciones especiales (R1... R15). Los 4 registros J y los 3 "registros de puesta en escena" son usos de algunos de los registros R de funciones especiales.

Una característica interesante es que los últimos cuatro registros de índice (X12... X15) y los primeros cuatro acumuladores (A0... A3) se superponen, lo que permite que los datos se interpreten de cualquier manera en estos registros. Esto también da como resultado cuatro acumuladores no asignados (A15+1... A15+4) a los que solo se puede acceder por su dirección de memoria (las instrucciones de palabra doble en A15 funcionan en A15+1).

Máquinas de tubo de vacío no compatibles entre sí

Antes de la UNIVAC 1107, UNIVAC producía varias máquinas basadas en tubos de vacío con números de modelo del 1101 al 1105. Estas máquinas tenían diferentes arquitecturas y tamaños de palabra y no eran compatibles entre sí ni con la 1107 y sus sucesoras. Todos usaban tubos de vacío y muchos usaban la memoria de batería como su memoria principal. Algunos fueron diseñados por Engineering Research Associates (ERA), que luego fue comprado y fusionado con la empresa UNIVAC.

El UNIVAC 1101, o ERA 1101, fue un sistema informático diseñado por ERA y construido por la corporación Remington Rand en la década de 1950. Nunca se vendió comercialmente. Fue desarrollado bajo Navy Project 13, que es 1101 en binario. El UNIVAC 1102 o ERA 1102 fue diseñado por Engineering Research Associates para la Fuerza Aérea de los Estados Unidos. El UNIVAC 1103 de 36 bits se introdujo en 1953 y se lanzó una versión mejorada (UNIVAC 1103A) en 1956. Esta fue la primera computadora comercial en usar memoria central en lugar del tubo Williams. El UNIVAC 1105 fue el sucesor del 1103A y se introdujo en 1958.

El sistema UNIVAC 1104 era una versión de 30 bits del 1103 construido para Westinghouse Electric, en 1957, para su uso en el programa de misiles BOMARC. Sin embargo, cuando se implementó el BOMARC en la década de 1960, una computadora más moderna (una versión del AN/USQ-20, denominada G-40) había reemplazado al UNIVAC 1104.

Serie compatible con UNIVAC 1100

Estas máquinas tenían una arquitectura y un tamaño de palabra comunes. Todos utilizaban electrónica transistorizada y circuitos integrados. Las primeras máquinas usaban memoria de núcleo (la 1110 usaba memoria de alambre enchapado) hasta que fue reemplazada por memoria de semiconductores en 1975.

1107

La UNIVAC 1107 fue el primer miembro de estado sólido de la serie de computadoras UNIVAC 1100 de Sperry Univac, presentada en octubre de 1962. También se la conocía como la computadora de película delgada debido a su uso de memoria de película delgada. para su registro de almacenamiento. Representó un marcado cambio de arquitectura: a diferencia de los modelos anteriores, no era una máquina estricta de dos direcciones: era una máquina de una sola dirección con hasta 65.536 palabras de memoria central de 36 bits. Los registros de la máquina se almacenaron en 128 palabras de memoria de película delgada, una forma más rápida de almacenamiento magnético. Con seis ciclos de memoria de película delgada por ciclo de memoria principal de 4 microsegundos, la indexación de direcciones se realizó sin una penalización de tiempo de ciclo. Solo se vendieron 36 sistemas.

La memoria central estaba disponible en 16 384 palabras de 36 bits en un solo banco; o en incrementos de 16.384 palabras hasta un máximo de 65.536 palabras en dos bancos a los que se accede por separado. Con un tiempo de ciclo de 4 microsegundos, el tiempo de ciclo efectivo fue de 2 microsegundos cuando los accesos a instrucciones y datos se superpusieron en dos bancos.

La pila de registro general de memoria de película delgada de 128 palabras (16 de cada aritmética, índice y repetición con algunas en común) tenía un tiempo de acceso de 300 nanosegundos con un tiempo de ciclo completo de 600 nanosegundos. Seis ciclos de memoria de película delgada por ciclo de memoria central y circuitos sumadores rápidos permitieron la indexación de direcciones de memoria dentro del ciclo de memoria central de instrucción actual y también la modificación del valor de índice (los 18 bits superiores con signo se agregaron a los 18 bits inferiores) en el especificado registro de índice (16 estaban disponibles). Los 16 canales de entrada/salida (E/S) también usaban ubicaciones de memoria de película delgada para registros de ubicación de memoria de E/S directos a la memoria. Los programas no se podían ejecutar desde ubicaciones de memoria de película delgada no utilizadas.

Se admitían las unidades de cinta UNISERVO IIA y UNISERVO III, y ambas podían usar cinta metálica (UNIVAC I) o mylar.

La unidad de memoria de tambor FH880 también se admite como medio de almacenamiento de archivos y cola de impresión. Girando a 1800 RPM, almacenó aproximadamente 300 000 palabras de 36 bits.

El 1107, sin periféricos, pesaba alrededor de 5200 libras (2,6 toneladas cortas; 2,4 t).

Univac proporcionó un sistema operativo por lotes, EXEC I. Se contrató a Computer Sciences Corporation para proporcionar un potente compilador Fortran IV de optimización, un ensamblador llamado SLEUTH con capacidades macro sofisticadas y un cargador de enlace muy flexible.

1108

Univac 1108 usó para procesar el censo de los Estados Unidos de 1970

El 1108 se introdujo en 1964. Los circuitos integrados reemplazaron la memoria de película delgada que usaba el UNIVAC 1107 para el almacenamiento de registros. Se utilizaron núcleos más pequeños y rápidos, en comparación con el 1107, para la memoria principal.

Además de componentes más rápidos, se incorporaron dos importantes mejoras de diseño: registros básicos e instrucciones de hardware adicionales. Los dos registros base de 18 bits (uno para el almacenamiento de instrucciones y otro para el almacenamiento de datos) permitían la reubicación dinámica: cuando un programa entraba y salía de la memoria principal, sus instrucciones y datos podían colocarse en cualquier lugar cada vez que se recargaba. Para admitir la multiprogramación, el 1108 tenía protección de memoria mediante dos registros de base y límite, con una resolución de 512 palabras. Uno se llamaba I-bank o banco de instrucciones y el otro D-bank o banco de datos. Si el banco I y el banco D de un programa se colocaban en diferentes bancos físicos de memoria, se acumulaba una ventaja de 1/2 microsegundo, denominada "sincronización de banco alternativo". El 1108 también introdujo el Registro Estatal del Procesador, o PSR. Además de controlar los Registros Base, incluía varios "bits" que habilitó las diversas funciones de protección de almacenamiento, permitió la selección del conjunto de usuario o ejecutivo de A, X & R registra y habilitó el "Modo de guardia" para programas de usuario. El modo de protección impidió que los programas de usuario ejecutaran Executive Only "privileged" instrucciones y acceder a ubicaciones de memoria fuera de la memoria asignada del programa.

Las instrucciones de hardware 1108 adicionales incluían aritmética de doble precisión, carga de palabra doble, almacenamiento e instrucciones de comparación. El procesador podría tener hasta 16 canales de entrada/salida para periféricos. La CPU 1108, con la excepción de la pila ICR (Registro de control integrado) de 128 palabras (200 octales), se implementó por completo a través de tarjetas lógicas de componentes discretos, cada una con un conector de alta densidad de 55 pines, que se conectaba a un cable de máquina envuelto plano posterior Se utilizó cableado adicional de par trenzado aplicado a mano para implementar conexiones de backplane con temporización sensible, conexiones entre backplanes envueltos en alambre de máquina y conexiones al panel de conectores del canal de E/S en la sección inferior del gabinete de la CPU. La pila ICR (Registro de control integrado) se implementó con "nuevo" tecnología de circuito integrado, reemplazando los registros de película delgada en el 1107. El ICR constaba de 128 bits de 38, con un bit de paridad de media palabra calculado y verificado con cada acceso. El ICR era lógicamente las primeras 128 direcciones de memoria (200 octales), pero estaba contenido en la CPU. La memoria central estaba contenida en uno o más gabinetes separados y constaba de dos módulos separados de 32K, para una capacidad total de 64K palabras de 38 bits (datos de 36 bits y un bit de paridad para cada medio bit de 18 bits). palabra). El tiempo de ciclo básico de la memoria central era de 750 ns, y los circuitos de soporte se implementaron con la misma tecnología de tarjeta de circuito/placa posterior que la CPU 1108.

Justo cuando se entregaban los primeros sistemas UNIVAC 1108 en 1965, Sperry Rand anunció el UNIVAC 1108 II (también conocido como UNIVAC 1108A) que tenía soporte para multiprocesamiento: hasta tres CPU, cuatro bancos de memoria con un total de 262 144 palabras y dos controladores de entrada/salida (IOC) programables independientes. Con todo ocupado, podrían estar ocurriendo cinco actividades al mismo tiempo: tres programas ejecutándose en las CPU y dos procesos de entrada/salida en los IOC. Se incorporó una instrucción más: test-and-set, para permitir la sincronización entre las CPU.

Aunque un estudio interno de 1964 indicó que solo unos 43 podrían venderse, en total se produjeron 296 procesadores.

La 1108 II, o 1108A, fue la primera máquina multiprocesador de la serie, capaz de expandirse a tres CPU y dos IOC (unidades de control de entrada/salida). Para respaldar esto, tenía hasta 262,144 palabras (cuatro gabinetes) de memoria principal de ocho puertos: rutas de datos e instrucciones separadas para cada CPU y una ruta para cada IOC. La memoria estaba organizada en bancos físicos de 65.536 palabras, con puertos pares e impares separados en cada banco. El conjunto de instrucciones era muy similar al del 1107, pero incluía algunas instrucciones adicionales, incluido el "Test and Set" Instrucción para sincronización multiprocesador. Algunos modelos del 1108 implementaron la capacidad de dividir palabras en cuatro bytes de nueve bits, lo que permite el uso de caracteres ASCII. La mayoría de las configuraciones de 1108A incluían una o dos CPU, cada una con ocho u (opcionalmente) 16 canales de E/S paralelos de 36 bits y dos o tres gabinetes de memoria central de 64K. Los sistemas de tres CPU, con gabinetes de memoria de cuatro núcleos, fueron la excepción debido a consideraciones de costos. El IOC era un gabinete separado que contenía 8 u (opcionalmente) 16 canales de E/S adicionales para admitir configuraciones con requisitos de almacenamiento masivo muy grandes. Se produjo un número muy limitado de IOC, siendo United Air Lines (UAL) el cliente principal.

El procesador de matriz UNIVAC, o UAP, se produjo en cantidades aún más limitadas que el IOC. Era un coprocesador matemático independiente y personalizado para el sistema 1108A. El UAP, en su nivel más básico, constaba de cuatro unidades aritméticas 1108A y los circuitos de control asociados, contenidos en un gabinete independiente casi idéntico a la CPU 1108A. El UAP estaba física y lógicamente situado entre dos sistemas multiprocesador 1108A. Era capaz de direccionar e interactuar directamente con los cuatro gabinetes de memoria central de 65K de dos sistemas 1108A independientes. Era capaz de ejecutar una serie de instrucciones de procesamiento de matrices, siendo la más importante la transformada rápida de Fourier (FFT). En un nivel simplificado, una de las CPU 1108A movería las matrices de datos a la memoria central y enviaría al UAP un paquete de instrucciones que contiene la función que se ejecutará y las direcciones de memoria de las matrices de datos, a través de un canal de E/S estándar. El UAP entonces realizaría la operación, totalmente independiente de la(s) CPU, y, cuando la operación estuviera completa, "interrumpirá" la CPU de origen a través del canal de E/S. Se construyó una cantidad muy pequeña de UAP para Shell Oil Company, Digitech (Calgary) y Gulf Canada (Calgary). Los UAP instalados se utilizaron para el procesamiento de datos sísmicos.

Cuando Sperry Rand reemplazó la memoria central con una memoria de semiconductores, se lanzó la misma máquina que la UNIVAC 1100/20. En esta nueva convención de nomenclatura, el último dígito representaba la cantidad de CPU (por ejemplo, 1100/22 era un sistema con dos CPU) en el sistema.

1106

Las máquinas 1107 y las primeras 1108 estaban dirigidas a la comunidad informática científica/de ingeniería, tanto así que el grupo de usuarios de la serie 1100 se denominó UNIVAC Scientific Exchange, o USE. Los sistemas operativos estaban orientados a lotes, siendo FORTRAN y (en mucha menor medida) ALGOL los lenguajes más utilizados. A medida que el mercado de la informática comercial se hizo más maduro, estos sistemas operativos ya no pudieron satisfacer la creciente demanda de informática comercial, donde las aplicaciones se escribían comúnmente en COBOL. UNIVAC respondió a este cambio en el mercado con el sistema multiprocesador 1108A y con el sistema operativo EXEC 8. Donde los programas científicos y de ingeniería a menudo podían estar "atados a la computación" (es decir, utilizando toda la CPU y la memoria del núcleo), las aplicaciones comerciales, típicamente escritas en COBOL, casi siempre estaban "confinadas a E/S" (es decir, esperando que se completen las operaciones de E/S). La instrumentación del sistema operativo EXEC 8 mostró que, en una configuración de multiprocesador 1108A, las CPU a menudo estaban en el "bucle inactivo" tanto como el 50% del tiempo (vea la nota a continuación). Dado que el rendimiento de la CPU no era un problema en estas aplicaciones, tenía sentido comercial crear un sistema de menor rendimiento y precio más bajo para abordar el mercado comercial de rápido crecimiento.

El UNIVAC 1106 se introdujo en diciembre de 1969 y era absolutamente idéntico al UNIVAC 1108, tanto físicamente como en el conjunto de instrucciones. Al igual que el 1108, tenía capacidad para multiprocesador, aunque parece que nunca se suministró con más de dos CPU y no admitía IOC. De hecho, la única diferencia entre una CPU 1108A y una CPU 1106 era un par de tarjetas de tiempo. Para mantener los costos bajos, se puede pedir una CPU 1106 con tan solo cuatro canales de palabras. Esto significaba que solo había tres canales de E/S disponibles para los subsistemas periféricos, ya que el canal 15 (el canal con el número más alto) siempre estuvo, en los sistemas 1106 y 1108, dedicado a la consola del operador. Las primeras versiones del UNIVAC 1106 eran simplemente sistemas UNIVAC 1108 de media velocidad. Más tarde, Sperry Univac usó un sistema de memoria diferente que era inherentemente más lento y económico que el de UNIVAC 1108. Sperry Univac vendió un total de 338 procesadores en 1106 sistemas.

Cuando Sperry Rand reemplazó la memoria central con una memoria de semiconductores, se lanzó la misma máquina que la UNIVAC 1100/10.

• Nota: EXEC 8 idle loop – se introdujo "idle loop" cuando una CPU no tenía ninguna tarea disponible para ejecutar (típicamente cuando esperaba una operación I/O para completar). Una descripción simplificada es que la CPU ejecutó una transferencia de bloques (op code 022) de la pila ICR (las primeras direcciones de memoria 0200) de nuevo a las mismas direcciones. Dado que la pila ICR estaba contenida en la CPU, este uso minimizado de ciclos de memoria núcleo, liberándolos para CPU activos.

1110

El UNIVAC 1110 fue el cuarto miembro de la serie, presentado en 1972.

La UNIVAC 1110 tenía soporte de multiprocesamiento mejorado: el acceso a la memoria de dieciséis vías permitía hasta seis CAU (Unidad aritmética de comando, el nuevo nombre para CPU y llamado así porque la CAU ya no tenía ninguna capacidad de E/S) y cuatro IOAU (Unidades de acceso de entrada y salida, el nombre de unidades separadas que realizaron los programas de canal de E/S). La CAU 1110 amplió el rango de direcciones de memoria de 18 bits (1108 y 1106) a 24 bits, lo que permite hasta 16 millones de palabras de memoria direccionable. La memoria central utilizada en los sistemas 1108/1106 se reemplazó con una memoria de cable enchapada más rápida. Cada gabinete de memoria contenía ocho módulos de memoria de alambre enchapado de 8K independientes, o 64K para todo el gabinete. Al igual que con el 1108/1106, había un máximo de cuatro gabinetes de 64K por sistema. El 1110 también tenía 'Memoria extendida' gabinetes accesibles en una 'cadena de margarita' disposición para aumentar el almacenamiento principal. Era posible utilizar los gabinetes de memoria central 1108 de 64 K como almacenamiento extendido, pero en la mayoría de los sistemas utilizados, los gabinetes de memoria de 131 K más grandes y menos costosos del sistema 1106. Se permitieron hasta ocho gabinetes de memoria extendida, para un máximo de un millón de palabras de almacenamiento extendido. Se requería un ESC (controlador de almacenamiento extendido) para cada par de gabinetes de memoria para proporcionar la conexión física y la traducción de direcciones desde las 1110 CAU y las IOAU.

La configuración mínima para un sistema 1110 era dos CAU y una IOAU. La configuración más grande, 6x4, solo fue utilizada por la NASA. El 1110 CAU fue el primer procesador segmentado diseñado por UNIVAC. La CAU podría tener hasta cuatro instrucciones en varias etapas de ejecución en un instante dado. La IOAU estaba completamente separada, tanto física como lógicamente de la CAU, y tenía su propia ruta de acceso a los diversos módulos de memoria principal y extendida. Esto permitió que las operaciones de E/S fueran independientes de las operaciones informáticas, sin "robar" ciclos de memoria de CAU(s). El IOAU incluía 8 (opcionalmente 16 o 24) canales de palabras de 36 bits compatibles con 1108/1106 y también incluía el panel de mantenimiento de hardware. Imágenes/ilustraciones de un sistema 1110 típico mostraban el panel de mantenimiento de IOAU, ya que el gabinete de CAU no tenía luces indicadoras. El Panel de mantenimiento de IOAU podría mostrar los diversos registros de CAU de uno o dos CAU asociados. El 1110 CAU también introdujo una extensión al conjunto de instrucciones de 'Instrucciones de byte'. Los componentes principales del sistema 1110, los gabinetes CAU, IOAU y de memoria principal se diseñaron utilizando los mismos conectores de tarjeta de alta densidad de 55 pines y placas posteriores envueltas en alambre de máquina que el 1108/1106. La lógica de componentes discretos utilizada por los sistemas más antiguos fue reemplazada por circuitos integrados de lógica transistor-transistor (TTL) (consulte la nota a continuación). La CAU era una unidad extremadamente compleja, que utilizaba más de 1000 tarjetas.

Cuando Sperry Rand reemplazó la memoria de alambre enchapado con memoria de semiconductores, se lanzó la misma máquina que la UNIVAC 1100/40. En esta nueva convención de nomenclatura, el último dígito representaba el número de CPU en el sistema. El 1100/40 utilizó un nuevo gabinete de memoria principal, reemplazando los módulos de memoria de alambre enchapado de 8K con módulos de RAM estática de 16K (basados en chips de RAM estática de 1024x1 bit), para un total de 131K por gabinete. Esto permitió la expansión de la Memoria Principal a un máximo de 524K. Al igual que con el 1110, el 1100/40 CAU tenía cuatro registros base y límite, por lo que un programa podía acceder a cuatro bancos de 64k. Se agregaron nuevas instrucciones para permitir que un programa cambie el contenido de los bancos, en lugar de que los bancos se arreglen cuando se preparó el programa.

Sperry Rand vendió un total de 290 procesadores en 1110 sistemas.

Nota: Los circuitos integrados TTL utilizados en los gabinetes 1110 (1100/40) CAU, IOAU y de memoria principal eran DIP de cerámica de 14 pines, donde los pines 4 y 10 eran de +5 voltios y tierra respectivamente: lo último en tecnología en 1969.

 #3007500 - Circuito Integrado - IC32, Hex Inverter
#3007501 - Circuito Integrado - IC33, Quad 2 Entrada NAND
#3007502 - Circuito Integrado - IC34, Triple 3 Entrada NAND
#3007503 - Circuito Integrado - IC35, Doble 4 Entrada NAND con salida dividida
#3007504 - Circuito Integrado - IC36, 8 Entrada NAND con Salida Dividida
#3007505 - Circuito Integrado - IC37, Quad 2 Entrada NOR
#3007506 - Circuito Integrado - IC38, Dual And-Or Inverter-2 Wide OR, 2, 2 Input AND, with Split Output
#3007507 - Circuito Integrado - IC39, Triple FLIP-FLOP con Set, Over-Ride y Reset
#3007508 - Circuito Integrado - IC40, Doble FLIP-FLOP, "D" Tipo
#3007509 - Circuito Integrado - IC41, AND-OR Inverter-4 Wide OR, 2, 3, 4 Input AND
#3007603 - Circuito Integrado - IC50, Quad Two-Input Line Driver
Números de partes que comienzan con "3" originados en la Campana Azul Univac (Philadelphia), ubicación de la PA.
Números de partes que comienzan con "4" originados en el Roseville (St. Paul), ubicación MN.
El grupo de componentes comprados estaba en Blue Bell.

Serie de memoria de semiconductores

En 1975, Sperry Univac introdujo una nueva serie de máquinas con memoria de semiconductores que reemplazaba al núcleo, con una nueva convención de nomenclatura:

Un 1106 actualizado se llamó UNIVAC 1100/10. En esta nueva convención de nomenclatura, el dígito final representaba el número de CPU o CAU en el sistema, de modo que, por ejemplo, un sistema 1100/10 de dos procesadores se designaba como 1100/12. Un 1108 actualizado se llamó UNIVAC 1100/20.

Se lanzó un 1110 actualizado como UNIVAC 1100/40. El mayor cambio fue el reemplazo del gabinete de memoria de cable enchapado de 64 K Tipo 7015 con un nuevo gabinete de memoria de estado sólido (RAM estática) de 131 K Tipo 7030. El almacenamiento principal permitido se expande desde un máximo de 262K hasta un máximo de 524K. El gabinete de memoria principal Tipo 7030 todavía contenía ocho módulos de memoria separados, pero ahora eran de 16 K (palabras de 38 bits, 36 de datos y 2 de paridad), en lugar de 8 K cada uno. El gabinete de memoria de núcleo de 131K tipo 7013 (usado originalmente en los sistemas 1106 posteriores como almacenamiento principal) también fue reemplazado por un gabinete de memoria de estado sólido, basado en Intel 1103A DRAM.

El UNIVAC 1100/80 se introdujo en 1979. Estaba destinado a combinar los sistemas 1100 y 494. Al igual que con 1100/10, 1100/20 y 1100/40, el último dígito representaba el número de CAU en el sistema.

El 1100/80 introdujo una memoria caché de alta velocidad: la SIU o unidad de interfaz de almacenamiento. La SIU contenía 8K u (opcionalmente) 16K palabras de 36 bits de memoria intermedia, y estaba lógica y físicamente posicionada entre las CAU(s)/IOU(s) y las unidades de memoria principal (más grandes, más lentas). La primera versión del sistema 1100/80 se podía ampliar a un máximo de dos CAU y dos IOU. Una versión posterior se podía expandir a cuatro CAU y cuatro IOU. El panel de control SIU del 1100/80 actualizado (en la imagen de arriba) fue capaz de particionar lógica y físicamente configuraciones de procesadores múltiples más grandes en sistemas completamente independientes, cada uno con su sistema operativo separado. La CAU era capaz de ejecutar tanto instrucciones de la serie 1100 de 36 bits como instrucciones de la serie 490 de 30 bits. La CAU contenía la misma pila de registros básica, en las primeras 128 palabras de memoria direccionable, que las generaciones anteriores de máquinas de la serie 1100, pero dado que estos registros se implementaron con los mismos chips ECL que el resto del sistema, los registros no requerían paridad. que se generará/comprobará con cada escritura/lectura. La IOU, o unidad de entrada/salida, tenía un diseño modular y podía configurarse con diferentes módulos de canal para admitir diferentes requisitos de E/S. El módulo de canales de palabras incluía cuatro canales de palabras de la serie 1100 (paralelos). Los módulos Block Multiplexer y Byte Channel permitieron la conexión directa de sistemas de disco/cinta de alta velocidad e impresoras de baja velocidad, etc., respectivamente. El panel de control/mantenimiento ahora estaba en la SIU y proporcionaba un mínimo de indicadores/botones ya que el sistema incorporaba una minicomputadora, basada en la BC/7 (computadora comercial) como procesador de mantenimiento. Esto se usó para cargar microcódigo y con fines de diagnóstico. Las unidades CAU, IOU y SIU se implementaron utilizando lógica acoplada a emisor (ECL) en placas de PC multicapa de alta densidad. El circuito ECL utilizó voltajes de CC de +0 y -2 voltios, y la CAU requirió cuatro fuentes de alimentación de 50 amperios -2 voltios. La potencia era de 400 Hz para reducir las fuentes de alimentación de CC a gran escala. La energía de 400 Hz fue suministrada por un motor/alternador, porque aunque los inversores de estado sólido de 400 Hz estaban disponibles, no se consideraban lo suficientemente confiables para cumplir con los requisitos de tiempo de actividad del sistema.

Un sistema multiprocesador 1100/84 4x2, en dos clústeres (podría "particionarse" en dos sistemas separados), incluidos cuatro gabinetes de CPU, dos gabinetes de IOU, dos unidades de almacenamiento de búfer SIU (16 000 palabras cada una) y 2096 000 palabras de memoria principal (almacenamiento de respaldo) en cuatro gabinetes, dos unidades de mantenimiento del sistema (SMU), dos alternadores de motor, una unidad de transición y dos consolas del sistema a un precio de lista de $5 414 871. en octubre de 1980. Esta configuración se puede alquilar por $ 127,764 por mes o arrendar (5 años) por $ 95,844 por mes. El mantenimiento mensual fue de $10,235 en esta configuración. Era bastante común descontar los precios de lista para clientes grandes y/o gubernamentales.

El UNIVAC 1100/60 se introdujo en 1979. Reemplazó los sistemas 1100/10 y 1100/20 basados en 1108/1106.

El sistema 1100/60 estaba disponible en configuraciones de procesador único 1100/61 (modelo C1) y procesador doble 1100/62 (modelo H1). Se implementó utilizando circuitos integrados de microprocesador diseñados por Sperry Univac. El almacenamiento principal (de 524 000 a 1048 000) palabras por CPU, el almacenamiento intermedio de semiconductores opcional (hasta 8 000 palabras por CPU) y la unidad de entrada/salida (IOU) estaban contenidos en el gabinete de la CPU. El IOU (opcionalmente) admitía canales de bloque y de palabra. El sistema también incluía un procesador de soporte del sistema para pruebas de diagnóstico y soporte de la consola del sistema.

Un 1100/62 modelo E1 (versión mejorada), complejo multiprocesador de rendimiento medio, dos CPU con almacenamiento de búfer de 2 K, dos IOU con un bloque Mux y un módulo de canal de palabras (cuatro canales), 1048 000 palabras de almacenamiento principal, dos Los procesadores de soporte del sistema, dos consolas de sistema y una consola de mantenimiento se enumeran por $ 889,340. en marzo de 1980. Esta configuración se puede alquilar por $21 175 al mes o arrendar (5 años) por $16 780 al mes. El mantenimiento mensual fue de $3,000 en esta configuración. Al igual que con el Sistema 1100/80, los descuentos eran comunes para clientes grandes y/o gubernamentales.

El UNIVAC 1100/70 se introdujo en 1981. La tecnología era una versión mejorada del diseño 1100/60. Reemplazó los sistemas 1100/40 basados en 1110.

El UNIVAC 1100/90 se introdujo en 1982. Al igual que el 1100/80, estaba disponible con hasta cuatro procesadores y cuatro unidades de E/S. Fue el miembro más grande y final de la Serie 1100, y fue el único sistema refrigerado por líquido.

UNIVAC 1100/80 Sala de operaciones de la Universidad de Albany - SUNY, Albany, Nueva York, 1981

El procesador científico integrado de Sperry (ISP) es un archivo adjunto al 1100/90.

Serie Sperry 2200

En 1983, Sperry Corporation suspendió el nombre univac para sus productos.

1. SPERRY 2200/100 introducido en 1985
2. SPERRY Procesador Científico Integrado introducido en 1985

unisys 2200 Series

En 1986, Sperry Corporation se fusionó con Burroughs Corporation para convertirse en unisys, y este cambio de nombre corporativo se reflejó en adelante en los nombres del sistema. Cada uno de los sistemas enumerados a continuación representa una familia con características y arquitectura similares, y los miembros de la familia tienen diferentes perfiles de rendimiento.

1. UNISYS 2200/200 introducido en 1986
2. UNISYS 2200/400 introducido en 1988
3. UNISYS 2200/600 introducido en 1989
4. UNISYS 2200/100 introducido en 1990
5. UNISYS 2200/500 introducido en 1993
6. UNISYS 2200/900 introducido en 1993
7. UNISYS 2200/300 introducido en 1995
8. UNISYS ClearPath IX4400, presentado en 1996
9. UNISYS ClearPath IX4800, presentado en 1997
10. UNISYS 2200/3800 introducido en 1997
11. UNISYS ClearPath IX5600 introducido en 1998
12. UNISYS ClearPath IX5800 introducido en 1998
13. UNISYS ClearPath IX6600 introducido en 1999
14. UNISYS ClearPath IX6800 introducido en 1999
15. UNISYS ClearPath Plus CS7800 introducido en 2001 (renamed Dorado 180 en 2003)
16. UNISYS ClearPath Plus CS7400 introducido en 2002 (renamed Dorado 140 en 2003)
17. UNISYS ClearPath Dorado 100 introducido en 2003
18. UNISYS ClearPath Dorado 200 introducido en 2005
19. UNISYS ClearPath Dorado 300 introducido en 2005
20. UNISYS ClearPath Dorado 400 introducido en 2007
21. UNISYS ClearPath Dorado 4000 introducido en 2008
22. UNISYS ClearPath Dorado 700 introducido en 2009
23. UNISYS ClearPath Dorado 4100 introducido en 2010
24. UNISYS ClearPath Dorado 800 introducido en 2011
25. UNISYS ClearPath Dorado 4200 introducido en 2012
26. UNISYS ClearPath Dorado 4300 introducido en 2014
27. UNISYS ClearPath Dorado 6300 introducido en 2014
28. UNISYS ClearPath Dorado 8300 introducido en 2015

Serie UNISYS ClearPath IX

En 1996, Unisys presentó la serie ClearPath IX. Las máquinas ClearPath son una plataforma común que implementa la arquitectura 1100/2200 (la serie ClearPath IX) o la arquitectura de sistemas grandes de Burroughs (la serie ClearPath NX). Todo es común excepto las CPU reales, que se implementan como ASIC. Además de las CPU IX (1100/2200) y la CPU NX (sistemas grandes de Burroughs), la arquitectura tenía CPU Xeon (y brevemente Itanium). Unisys' El objetivo era proporcionar una transición ordenada para sus clientes 1100/2200 a una arquitectura más moderna.

Aplicaciones de las máquinas de la serie 1100/2200

Un sistema de control de tráfico (1964) diseñado para la Municipalidad del área metropolitana de Toronto era una red de semáforos y detectores de tráfico conectados a un UNIVAC 1107 para analizar automáticamente el movimiento de vehículos.