Señal de reloj

En electrónica y especialmente en circuitos digitales síncronos, una señal de reloj (históricamente también conocida como ritmo lógico) es una señal lógica electrónica (voltaje o corriente) que oscila entre un estado alto y bajo a una frecuencia constante y se utiliza como un metrónomo para sincronizar las acciones de los circuitos digitales. En un circuito lógico síncrono, el tipo más común de circuito digital, la señal del reloj se aplica a todos los dispositivos de almacenamiento, flip-flops y pestillos, y hace que todos cambien de estado simultáneamente, evitando condiciones de carrera.

Una señal de reloj es producida por un oscilador electrónico llamado generador de reloj. La señal de reloj más común tiene forma de onda cuadrada con un ciclo de trabajo del 50 %. Los circuitos que utilizan la señal de reloj para la sincronización pueden activarse en el flanco ascendente, el flanco descendente o, en el caso de doble velocidad de datos, tanto en el flanco ascendente como en el descendente del ciclo del reloj.

Circuitos digitales

La mayoría de los circuitos integrados (IC) de suficiente complejidad utilizan una señal de reloj para sincronizar diferentes partes del circuito, ciclando a una velocidad más lenta que los retrasos de propagación internos en el peor de los casos. En algunos casos, se requiere más de un ciclo de reloj para realizar una acción predecible. A medida que los circuitos integrados se vuelven más complejos, el problema de suministrar relojes precisos y sincronizados a todos los circuitos se vuelve cada vez más difícil. El ejemplo preeminente de chips tan complejos es el microprocesador, el componente central de las computadoras modernas, que se basa en un reloj de un oscilador de cristal. Las únicas excepciones son los circuitos asíncronos, como las CPU asíncronas.

También se puede seleccionar una señal de reloj, es decir, combinarla con una señal de control que activa o desactiva la señal de reloj para una determinada parte de un circuito. Esta técnica se usa a menudo para ahorrar energía apagando efectivamente partes de un circuito digital cuando no están en uso, pero tiene el costo de una mayor complejidad en el análisis de tiempo.

Reloj monofásico

La mayoría de los circuitos síncronos modernos utilizan solo un "reloj monofásico" – en otras palabras, todas las señales de reloj se transmiten (efectivamente) por 1 cable.

Reloj de dos fases

En circuitos síncronos, un "reloj de dos fases" se refiere a señales de reloj distribuidas en 2 cables, cada uno con pulsos que no se superponen. Tradicionalmente, un cable se llama "fase 1" o "φ1" (phi1), el otro cable lleva la "fase 2" o "φ2" señal. Debido a que se garantiza que las dos fases no se superponen, se pueden usar pestillos controlados en lugar de flip-flops activados por borde para almacenar información de estado, siempre que las entradas a los pestillos en una fase solo dependan de las salidas de los pestillos en la otra fase. Dado que un pestillo con compuerta usa solo cuatro compuertas en lugar de seis compuertas para un flip-flop activado por flanco, un reloj de dos fases puede conducir a un diseño con un número total de compuertas más pequeño, pero generalmente con alguna penalización en la dificultad y el rendimiento del diseño.

Los circuitos integrados de semiconductores de óxido metálico (MOS) normalmente usaban señales de reloj dual (un reloj de dos fases) en la década de 1970. Estos se generaron externamente para los microprocesadores Motorola 6800 e Intel 8080. La próxima generación de microprocesadores incorporó la generación de reloj en el chip. El 8080 usa un reloj de 2 MHz pero el rendimiento de procesamiento es similar al del 6800 de 1 MHz. El 8080 requiere más ciclos de reloj para ejecutar una instrucción del procesador. El 6800 tiene una frecuencia de reloj mínima de 100 kHz y el 8080 tiene una frecuencia de reloj mínima de 500 kHz. En 1976 se lanzaron versiones de mayor velocidad de ambos microprocesadores.

El 6501 requiere un generador de reloj bifásico externo. El MOS Technology 6502 utiliza la misma lógica bifásica internamente, pero también incluye un generador de reloj bifásico en el chip, por lo que solo necesita una entrada de reloj monofásico, lo que simplifica el diseño del sistema.

Reloj de 4 fases

Algunos de los primeros circuitos integrados utilizan lógica de cuatro fases, lo que requiere una entrada de reloj de cuatro fases que consta de cuatro señales de reloj separadas que no se superponen. Esto era particularmente común entre los primeros microprocesadores como National Semiconductor IMP-16, Texas Instruments TMS9900 y el conjunto de chips Western Digital WD16 utilizado en DEC LSI-11.

Los relojes de cuatro fases rara vez se han utilizado en los procesadores CMOS más nuevos, como el microprocesador DEC WRL MultiTitan. y en la tecnología Fast14 de Intrinsity. La mayoría de los microprocesadores y microcontroladores modernos utilizan un reloj monofásico.

Multiplicador de reloj

Muchas microcomputadoras modernas usan un "multiplicador de reloj" que multiplica un reloj externo de menor frecuencia a la velocidad de reloj apropiada del microprocesador. Esto permite que la CPU opere a una frecuencia mucho más alta que el resto de la computadora, lo que brinda ganancias de rendimiento en situaciones en las que la CPU no necesita esperar un factor externo (como memoria o entrada/salida).

Cambio de frecuencia dinámica

La gran mayoría de los dispositivos digitales no requieren un reloj con una frecuencia fija y constante. Siempre que se respeten los períodos de reloj mínimo y máximo, el tiempo entre los bordes del reloj puede variar ampliamente de un borde al siguiente y viceversa. Dichos dispositivos digitales funcionan igual de bien con un generador de reloj que cambia dinámicamente su frecuencia, como la generación de reloj de espectro ensanchado, el escalado dinámico de frecuencia, etc. Los dispositivos que utilizan lógica estática ni siquiera tienen un período de reloj máximo (o, en otras palabras, una frecuencia de reloj mínima); dichos dispositivos se pueden ralentizar y pausar indefinidamente, luego reanudar a la velocidad máxima del reloj en cualquier momento posterior.

Otros circuitos

Algunos circuitos sensibles de señal mixta, como los convertidores analógicos a digitales de precisión, usan ondas sinusoidales en lugar de ondas cuadradas como señales de reloj, porque las ondas cuadradas contienen armónicos de alta frecuencia que pueden interferir con los circuitos analógicos y causar ruido.. Dichos relojes de onda sinusoidal son a menudo señales diferenciales, porque este tipo de señal tiene el doble de la velocidad de respuesta y, por lo tanto, la mitad de la incertidumbre de tiempo que una señal de un solo extremo con el mismo rango de voltaje. Las señales diferenciales se irradian con menos fuerza que una sola línea. Alternativamente, se puede utilizar una sola línea protegida por líneas de alimentación y tierra.

En los circuitos CMOS, las capacitancias de puerta se cargan y descargan continuamente. Un condensador no disipa energía, pero la energía se desperdicia en los transistores de conducción. En computación reversible, se pueden usar inductores para almacenar esta energía y reducir la pérdida de energía, pero tienden a ser bastante grandes. Alternativamente, utilizando un reloj de onda sinusoidal, puertas de transmisión CMOS y técnicas de ahorro de energía, se pueden reducir los requisitos de energía.

Distribución

La forma más efectiva de hacer llegar la señal del reloj a cada parte de un chip que la necesite, con la desviación más baja, es una rejilla metálica. En un microprocesador grande, la potencia utilizada para impulsar la señal del reloj puede ser más del 30 % de la potencia total utilizada por todo el chip. Toda la estructura con las puertas en los extremos y todos los amplificadores intermedios deben cargarse y descargarse en cada ciclo. Para ahorrar energía, la activación del reloj apaga temporalmente parte del árbol.

La red de distribución de reloj (o árbol de reloj, cuando esta red forma un árbol como un árbol H) distribuye la(s) señal(es) de reloj desde un punto común a todos los elementos que lo necesitan. Dado que esta función es vital para el funcionamiento de un sistema síncrono, se ha prestado mucha atención a las características de estas señales de reloj y las redes eléctricas utilizadas en su distribución. Las señales de reloj a menudo se consideran simples señales de control; sin embargo, estas señales tienen algunas características y atributos muy especiales.

Las señales de reloj normalmente se cargan con la mayor distribución y funcionan a las velocidades más altas de cualquier señal dentro del sistema síncrono. Dado que las señales de datos reciben una referencia temporal de las señales de reloj, las formas de onda del reloj deben ser particularmente limpias y nítidas. Además, estas señales de reloj se ven particularmente afectadas por el escalamiento de la tecnología (ver la ley de Moore), en el sentido de que las largas líneas de interconexión global se vuelven significativamente más resistentes a medida que se reducen las dimensiones de la línea. Esta mayor resistencia de línea es una de las principales razones de la creciente importancia de la distribución del reloj en el rendimiento síncrono. Finalmente, el control de las diferencias e incertidumbres en los tiempos de llegada de las señales del reloj pueden limitar severamente el rendimiento máximo de todo el sistema y crear condiciones de carrera catastróficas en las que una señal de datos incorrecta puede bloquearse dentro de un registro.

La mayoría de los sistemas digitales síncronos consisten en bancos en cascada de registros secuenciales con lógica combinacional entre cada conjunto de registros. Las etapas lógicas satisfacen los requisitos funcionales del sistema digital. Cada etapa lógica introduce un retraso que afecta el rendimiento de temporización, y el rendimiento de temporización del diseño digital puede evaluarse en relación con los requisitos de temporización mediante un análisis de temporización. A menudo, se debe hacer una consideración especial para cumplir con los requisitos de tiempo. Por ejemplo, los requisitos de rendimiento global y tiempo local pueden ser satisfechos por la inserción cuidadosa de registros de tubería en ventanas de tiempo igualmente espaciados para satisfacer las restricciones de tiempo críticas del peor de los casos. El diseño adecuado de la red de distribución del reloj ayuda a garantizar que se satisfagan los requisitos críticos de tiempo y que no existan condiciones de carrera (ver también sesgo del reloj).

Los componentes de retardo que componen un sistema síncrono general se componen de los siguientes tres subsistemas individuales: los elementos de almacenamiento de memoria, los elementos lógicos y la red de distribución y circuitos de sincronización.

Actualmente se están desarrollando estructuras novedosas para mejorar estos problemas y brindar soluciones efectivas. Las áreas importantes de investigación incluyen técnicas de reloj resonante ("malla de reloj resonante"), interconexión óptica en chip y metodologías de sincronización local.