PA-RISC

microprocesador HP PA-RISC 7300LC

HP 9000 C110 PA-RISC arranque de estación de trabajo Debian GNU/Linux

PA-RISC es una arquitectura de conjunto de instrucciones (ISA) desarrollada por Hewlett-Packard. Como su nombre lo indica, es una arquitectura de computadora con conjunto de instrucciones reducido (RISC), donde PA significa Arquitectura de precisión . El diseño también se conoce como HP/PA para Arquitectura de precisión de Hewlett Packard.

La arquitectura se introdujo el 26 de febrero de 1986, cuando se lanzaron los equipos HP 3000 Serie 930 y HP 9000 Modelo 840 con la primera implementación, el TS1.

PA-RISC ha sido reemplazado por Itanium (originalmente IA-64) ISA, desarrollado conjuntamente por HP e Intel. HP dejó de vender sistemas HP 9000 basados en PA-RISC a fines de 2008, pero admitió servidores que ejecutan chips PA-RISC hasta 2013.

Historia

A fines de la década de 1980, HP estaba construyendo cuatro series de computadoras, todas basadas en CPU CISC. Una línea era la serie Vectra basada en Intel i286 compatible con PC de IBM, iniciada en 1986. Todos los demás eran sistemas que no eran de Intel. Una de ellas fue la HP Serie 300 de estaciones de trabajo basadas en Motorola 68000, otra línea de la Serie 200 de estaciones de trabajo técnicas basadas en un diseño personalizado de chip de silicio sobre zafiro (SOS), la serie clásica HP 3000 de 16 bits basada en SOS y, finalmente, la HP Minicomputadoras 9000 Serie 500, basadas en su propio microprocesador FOCUS (16 y 32 bits).

La Arquitectura de Precisión es el resultado de lo que se conocía dentro de Hewlett-Packard como el programa Spectrum. HP planeó usar Spectrum para mover todas sus máquinas no compatibles con PC a una sola familia de CPU RISC.

El trabajo comenzó en la arquitectura de precisión en HP Laboratories a principios de 1982, definiendo el conjunto de instrucciones y el sistema de memoria virtual, y la primera implementación de TTL comenzó en abril de 1983, con la simulación del procesador en 1983 y con un procesador completo entregado a desarrolladores de software en julio de 1984. Siguió la creación de prototipos de sistemas, con "prototipos de laboratorio" siendo producido en 1985 y prototipos de productos en 1986.

Los primeros procesadores se introdujeron en los productos durante 1986. Tiene treinta y dos registros de enteros de 32 bits y dieciséis registros de coma flotante de 64 bits. El número de registros de coma flotante se duplicó en la versión 1.1 a 32 una vez que se hizo evidente que 16 eran inadecuados y restringían el rendimiento. Los arquitectos incluyeron a Allen Baum, Hans Jeans, Michael J. Mahon, Ruby Bei-Loh Lee, Russel Kao, Steve Muchnick, Terrence C. Miller, David Fotland y William S. Worley.

La primera implementación fue el TS1, una unidad de procesamiento central construida a partir de dispositivos de lógica de transistor-transistor discreto (74F TTL). Las implementaciones posteriores fueron diseños VLSI de múltiples chips fabricados en procesos NMOS (NS1 y NS2) y CMOS (CS1 y PCX). Se utilizaron por primera vez en una nueva serie de máquinas HP 3000 a fines de la década de 1980: la 930 y la 950, comúnmente conocidas en ese momento como sistemas Spectrum, el nombre que se les dio en los laboratorios de desarrollo. Estas máquinas funcionaban con MPE-XL. Las máquinas HP 9000 pronto también se actualizaron con el procesador PA-RISC, ejecutando la versión HP-UX de UNIX.

Otros sistemas operativos adaptados a la arquitectura PA-RISC incluyen Linux, OpenBSD, NetBSD y NeXTSTEP.

Un aspecto interesante de la línea PA-RISC es que la mayoría de sus generaciones no tienen caché de nivel 2. En su lugar, se utilizan grandes cachés de nivel 1, anteriormente como chips separados conectados por un bus y ahora integrados en el chip. Solo PA-7100LC y PA-7300LC tienen cachés L2. Otra innovación del PA-RISC es la adición de instrucciones vectoriales (SIMD) en forma de MAX, que se introdujeron por primera vez en el PA-7100LC.

Precision RISC Organization, un grupo industrial liderado por HP, fue fundado en 1992 para promover la arquitectura PA-RISC. Los miembros incluyeron a Convex, Hitachi, Hughes Aircraft, Mitsubishi, NEC, OKI, Prime, Stratus, Yokogawa, Red Brick Software y Allegro Consultants, Inc.

La ISA se amplió en 1996 a 64 bits y esta revisión se denominó PA-RISC 2.0. PA-RISC 2.0 también agregó instrucciones combinadas de suma y multiplicación, que ayudan a ciertos algoritmos intensivos de coma flotante, y la extensión MAX-2 SIMD, que proporciona instrucciones para acelerar las aplicaciones multimedia. La primera implementación de PA-RISC 2.0 fue el PA-8000, que se introdujo en enero de 1996.

Especificaciones de la CPU

Imagen	Modelo	Marketing Nombre	Año	Frecuencia [MHz]	Memoria Bus [MB/s]	Proceso [μm]	Transistores [millones]	Tamaño de la muerte [mm2]	Poder [W]	Dcache [KB]	Icache [KB]	Caché L2 [MB]	ISA	Notas
	TS-1	?	1986	8	?	?	—	—	?	?	?	—	1.0
	CS-1	?	1987	8	?	1.6	0.164	72.93	1	—	0,25	—	1.0
	NS-1	?	1987	25/30	?	1,5	0.144	70.56	?	?	?	—	1.0
	NS-2	?	1989	27.5/30	?	1,5	0.183	196	27	512	512	—	1.0
	PCX	?	1990	?	?	?	?	?	?	?	?	?	1.0
	PCX-S	PA-7000	1991	66	?	1.0	0,58	201.6	?	256	256	—	1.1a
	PCX-T	PA-7100	1992	33 a 100	?	0,8	0.85	196	?	2048	1024	—	1.1b
	PCX-T	PA-7150	1994	125	?	0,8	0.85	196	?	2048	1024	—	1.1b
	PCX-T '	PA-7200	1994	120	960	0,555	1.26	210	30	1024	2048	—	1.1c
	PCX-L	PA-7100LC	1994	60 a 100	?	0,75	0.9	201.6	7 a 11	—	1	2	1.1d
	PCX-L2	PA-7300LC	1996	132–180	?	0.5	9.2	260.1	?	64	64	0 a 8	1.1e
	PCX-U	PA-8000	1996	160–180	960	0.5	3.8	337.68	?	1024	1024	—	2.0
	PCX-U+	PA-8200	1997	200–240	960	0.5	3.8	337.68	?	2048	2048	—	2.0
	PCX-W	PA-8500	1998	300-440	1920	0,25	140	467	?	1024	512	—	2.0
	PCX-W+	PA-8600	2000	360–550	1920	0,25	140	467	?	1024	512	—	2.0
	PCX-W2	PA-8700(+)	2001	625–875	1920	0.18	186	304	▪7.1@1.5 V	1536	768	—	2.0
	Mako	PA-8800	2003	800–1000	6400	0,13	300	361	?	768/core	768/core	0 o 32	2.0
	Shortfin	PA-8900	2005	800–1100	6400	0,13	?	?	?	768/core	768/core	0 o 64	2.0