NEC V60

format_list_bulleted Contenido keyboard_arrow_down
ImprimirCitar

El NEC V60 es un microprocesador CISC fabricado por NEC a partir de 1986. Se introdujeron varias versiones mejoradas con la misma arquitectura de conjunto de instrucciones (ISA), el V70 en 1987 y el V80 y AFPP en 1989. Fueron reemplazados por la familia de productos V800, que actualmente produce Renesas Electronics.

La familia V60 incluye una unidad de punto flotante (FPU), una unidad de administración de memoria (MMU) y soporte de sistema operativo en tiempo real (RTOS) para sistemas Unix orientados a aplicaciones de usuario y sistemas embebidos ITRON orientados al control de hardware. Pueden utilizarse en un mecanismo de tolerancia a fallos de múltiples CPU en secuencias continuas denominado FRM. Las herramientas de desarrollo incluyeron el sistema certificado por Ada MV-4000 y un emulador en circuito (ICE).

Las aplicaciones de los V60/V70/V80 abarcaban un amplio espectro, incluidas centrales telefónicas con conmutación de circuitos, minicomputadoras, sistemas de guía aeroespacial, procesadores de texto, computadoras industriales y diversos juegos de arcade.

Introducción

NEC V60 es un procesador CISC fabricado por NEC a partir de 1986. Fue el primer microprocesador de 32 bits de uso general disponible comercialmente en Japón.

Basado en un diseño relativamente tradicional para la época, el V60 fue un cambio radical con respecto al procesador anterior de la serie V de 16 bits de NEC, el V20-V50, que se basaba en el modelo Intel 8086, aunque el V60 tenía la capacidad de emular el V20/V30.

Según la documentación de NEC, este cambio en la arquitectura de los ordenadores se debió a la creciente demanda y diversidad de lenguajes de programación de alto nivel. Estas tendencias exigían un procesador con un rendimiento mejorado, logrado al duplicar el ancho del bus a 32 bits, y con una mayor flexibilidad facilitada por tener una gran cantidad de registros de propósito general. Estas eran características comunes de los chips RISC. En ese momento, una transición de CISC a RISC parecía traer muchos beneficios para los mercados emergentes.

Hoy en día, los chips RISC son comunes y los diseños CISC (como el x86 y el 80486 de Intel), que han sido la corriente principal durante varias décadas, adoptan internamente las características RISC en sus microarquitecturas. Según Pat Gelsinger, la compatibilidad binaria con versiones anteriores para el software heredado es más importante que cambiar la ISA.

Sinopsis

Conjunto de instrucciones

El V60 (también conocido como μPD70616) mantuvo una arquitectura CISC. Su manual describe su arquitectura como poseedora de "características de mainframes y supercomputadoras de alta gama", con un conjunto de instrucciones completamente ortogonal que incluye instrucciones de longitud no uniforme, operaciones de memoria a memoria que incluyen manipulación de cadenas y esquemas complejos de direccionamiento de operandos.

Familia

El V60 funciona internamente como un procesador de 32 bits, mientras que externamente proporciona buses de datos de 16 bits y de direcciones de 24 bits. Además, el V60 tiene 32 registros de propósito general de 32 bits. Su arquitectura básica se utiliza en varias variantes. El V70 (μPD70632), lanzado en 1987, proporciona buses externos de 32 bits. Lanzado en 1989, el V80 (μPD70832) es la culminación de la serie: tiene cachés en chip, un predictor de bifurcaciones y una menor dependencia del microcódigo para operaciones complejas.

Software

Los sistemas operativos desarrollados para las series V60-V80 están generalmente orientados a operaciones en tiempo real. Varios sistemas operativos fueron adaptados a la serie, incluidas versiones en tiempo real de Unix e ITRON.

Dado que el V60/V70 se utilizó en varios juegos arcade japoneses, su arquitectura de conjunto de instrucciones se emula en el simulador de CPU MAME. El código de fuente abierta más reciente está disponible en el repositorio de GitHub.

FRM

Los tres procesadores tienen el mecanismo de sincronización modular múltiple FRM (monitoreo de redundancia funcional), que permite sistemas informáticos tolerantes a fallos. Requiere múltiples dispositivos del mismo modelo, uno de los cuales funciona en "modo maestro", mientras que los otros dispositivos escuchan al dispositivo maestro, en "modo verificador". Si dos o más dispositivos emiten simultáneamente resultados diferentes a través de sus pines de "salida de fallo", se puede tomar una decisión por votación mayoritaria mediante circuitos externos. Además, se puede seleccionar un método de recuperación para la instrucción no coincidente, ya sea "reversión por reintento" o "reversión por excepción", a través de un pin externo.

Nombre del pinI/OFunción
BMODE (FRM)InputSeleccione el modo de bus normal (master) o modo de operación FRM (checker)
BLOCK ()MSMAT)ProductoSalida maestra solicitando bloqueo de autobús, es decir, operación congelada de autobús
Se ha detectado una salida de control que indica un desajuste
BFREZInputAssertion for freeze bus operation
RT/EPInputSelección de entrada para "roll-back por retry" o "roll-forward por excepción"

V60

El trabajo en el procesador V60 comenzó en 1982 con unos 250 ingenieros bajo la dirección de Yoichi Yano, y el procesador debutó en febrero de 1986. Tenía un pipeline de seis etapas, una unidad de gestión de memoria incorporada y aritmética de punto flotante. Se fabricó utilizando una tecnología de proceso CMOS de aluminio de dos capas, bajo una regla de diseño de 1,5 μm, para implementar 375.000 transistores en una matriz de 13,9 × 13,8 mm2. Opera a 5 V y se empaquetó inicialmente en un PGA de 68 pines. La primera versión funcionaba a 16 MHz y alcanzaba 3,5 MIPS. Su precio de muestra en el lanzamiento se fijó en ¥100.000 (588,23 dólares). Entró en producción a gran escala en agosto de 1986.

Sega Virtua Racing basado en Sega Model 1
(Enlace externo)

Sega empleó este procesador para la mayoría de sus juegos arcade en la década de 1990; tanto la arquitectura Sega System 32 como la Sega Model 1 utilizaron el V60 como su CPU principal. (Esta última utilizó la variante μPD70615 de menor costo, que no implementa la emulación V20/V30 ni FRM). El V60 también se utilizó como CPU principal en la arquitectura arcade SSV, llamada así porque fue desarrollada conjuntamente por Seta, Sammy y Visco. Sega originalmente consideró utilizar un V60 de 16 MHz como base para su consola Sega Saturn; pero después de recibir la noticia de que la PlayStation empleaba un procesador MIPS R3000A de 33,8 MHz, eligió en su lugar el diseño dual-SH-2 para el modelo de producción.

En 1988, NEC lanzó un kit llamado PS98-145-HMW para entusiastas de Unix. El kit contenía una placa de procesador V60 que podía conectarse a modelos seleccionados de la serie de computadoras PC-9800 y una distribución de su puerto UNIX System V, el PC-UX/V Rel 2.0 (V60), en 15 disquetes de 8 pulgadas. El precio de venta sugerido para este kit era de 450.000 yenes. Las propias empresas del grupo NEC utilizaban intensivamente el procesador V60. Su conmutador de circuito telefónico (centralita), que fue uno de los primeros objetivos previstos, utilizaba el V60. En 1991, ampliaron su línea de productos de procesadores de texto con las series Bungou Mini (文豪ミニ en japonés) 5SX, 7SX y 7SD, que utilizaban el V60 para el procesamiento rápido de fuentes de contorno, mientras que el procesador principal del sistema era un NEC V33 de 16 MHz. Además, las variantes del microcódigo V60 se emplearon en la serie de minicomputadoras MS-4100 de NEC, que era la más rápida de Japón en ese momento.

V70

V70 (μPD70632GD-20) en embalaje QFP, montado en Jaleco Mega System32 PWB

El V70 (μPD70632) mejoró el V60 al aumentar los buses externos a 32 bits, lo mismo que los buses internos. También se fabricó en 1,5 μm con un proceso de dos capas de metal. Su chip de 14,35 × 14,24 mm2 tenía 385.000 transistores y estaba empaquetado en un PGA cerámico de 132 pines. Su MMU tenía soporte para paginación por demanda. Su unidad de punto flotante era compatible con IEEE 754. La versión de 20 MHz alcanzó un rendimiento máximo de 6,6 MIPS y su precio, en el momento de su lanzamiento en agosto de 1987, fue de ¥100.000 (719,42 dólares). La capacidad de producción inicial era de 20.000 unidades al mes. Un informe posterior lo describe como fabricado en CMOS de 1,2 micrómetros en una matriz de 12,23 × 12,32 mm2. El V70 tenía un sistema de bus externo de dos ciclos sin canalización (T1-T2), mientras que el del V60 funcionaba a 3 o 4 ciclos (T1-T3/T4). Por supuesto, las unidades internas estaban canalizadas.

El V70 fue utilizado por Sega en su System Multi 32 y por Jaleco en su Mega System 32. (Véase la foto del V70 montado en la placa de circuito impreso de este último sistema.)

Despliegue del vuelo 17 de H-IIA, parte de la carga útil fue la nave espacial Akatsuki (Venus Climate Orbiter)

JAXA incorporó su variante del V70, con el sistema operativo ITRON RX616, en el ordenador de control de guiado de los cohetes portadores H-IIA, en satélites como el Akatsuki (Venus Climate Orbiter) y el módulo Kibo de la Estación Espacial Internacional (ISS). Los vehículos de lanzamiento H-IIA se desplegaron en Japón, aunque sus cargas útiles incluían satélites de países extranjeros. Como se describe en la hoja de ruta LSI (MPU/ASIC) de JAXA, esta variante V70 se denomina "MPU de 32 bits (H32/V70)", cuyo desarrollo, probablemente incluida la fase de pruebas (QT), fue "desde mediados de los años 1980 hasta principios de los años 1990". Esta variante se utilizó hasta su sustitución, en 2013, por el microprocesador HR5000 de 64 bits y 25 MHz, que se basa en la arquitectura MIPS64-5Kf, fabricado por HIREC, cuyo desarrollo se completó alrededor de 2011.

La "Adquisición de datos del entorno espacial" para la V70 se realizó en las instalaciones expuestas de Kibo-ISS.

TemaParte No.SEE (Efecto del evento único)
Tema supervisado 		Resultado
V70-MPUNASDA
38510/92101xz		SEU (Single Event Upset)
SEL (Single Event Latch-up)		No observado
(2010/9/30)

V80

El V80 (μPD70832) se lanzó en la primavera de 1989. Al incorporar cachés en chip y un predictor de saltos, fue declarado el 486 de NEC por la revista Computer Business Review. El rendimiento del V80 era dos a cuatro veces superior al del V70, según la aplicación. Por ejemplo, comparado con el V70, el V80 tenía un multiplicador de hardware de 32 bits que reducía el número de ciclos necesarios para completar una instrucción de máquina de multiplicación de números enteros de 23 a 9. (Para conocer las diferencias más detalladas, consulte la sección de arquitectura de hardware a continuación). El V80 se fabricó en un proceso CMOS de 0,8 micrómetros en un área de chip de 14,49 × 15,47 mm2, implementando 980.000 transistores. Estaba empaquetado en un PGA de 280 pines y funcionaba a 25 y 33 MHz con rendimientos máximos declarados de 12,5 y 16,5 MIPS, respectivamente. El V80 tenía cachés en chip independientes de 1 KB para instrucciones y datos. Tenía un predictor de saltos de 64 entradas, al que se le atribuía una mejora del rendimiento del 5%. Los precios de lanzamiento del V80 se citaron como equivalentes a 1200 dólares para el modelo de 33 MHz y 960 dólares para el modelo de 25 MHz. Supuestamente, se programó un modelo de 45 MHz para 1990, pero no se materializó.

El V80, con chips periféricos simples μPD72691 co-FPP y μPD71101, se utilizó para una computadora industrial que ejecutaba el sistema operativo UNIX en tiempo real RX-UX832 y un sistema de ventanas basado en X11-R4.

AFPP (co-FPP)

El procesador de punto flotante avanzado (AFPP) (μPD72691) es un coprocesador para operaciones aritméticas de punto flotante. Los V60/V70/V80 pueden realizar operaciones aritméticas de punto flotante, pero son muy lentos porque carecen de hardware dedicado a tales operaciones. En 1989, para compensar el rendimiento relativamente débil de los V60/V70/V80 en operaciones de punto flotante, NEC lanzó este coprocesador de punto flotante de 80 bits para operaciones de precisión simple de 32 bits, precisión doble de 64 bits y precisión extendida de 80 bits según las especificaciones IEEE 754. Este chip tenía un rendimiento de 6,7 MFLOPS, realizando multiplicaciones de matriz vectorial mientras operaba a 20 MHz. Se fabricó mediante un proceso CMOS de doble capa metálica de 1,2 micrómetros, lo que dio como resultado 433.000 transistores en una matriz de 11,6 × 14,9 mm2. Estaba empaquetado en un PGA de 68 pines. Este coprocesador se conectaba a un V80 a través de un bus dedicado, y a un V60 o V70 a través de un bus principal compartido, lo que limitaba el rendimiento máximo.

Hardware arquitectura

Los V60/V70/V80 compartían una arquitectura básica. Tenían treinta y dos registros de propósito general de 32 bits, y los tres últimos se usaban comúnmente como puntero de pila, puntero de marco y puntero de argumento, que coincidían bien con las convenciones de llamada de los compiladores de lenguajes de alto nivel. El V60 y el V70 tienen 119 instrucciones de máquina, y ese número se amplió ligeramente a 123 instrucciones para el V80. Las instrucciones tienen una longitud no uniforme, entre uno y 22 bytes, y toman dos operandos, ambos pueden ser direcciones en la memoria principal. Después de estudiar el manual de referencia del V60, Paul Vixie lo describió como "una arquitectura muy similar a VAX, con un modo de emulación V20/V30 (lo que [...] significa que puede ejecutar software Intel 8086/8088)".

El V60–V80 tiene una unidad de gestión de memoria (MMU) incorporada que divide un espacio de dirección virtual de 4 GB en cuatro secciones de 1 GB, cada una de las cuales se divide a su vez en 1.024 áreas de 1 MB, y cada área se compone de 256 páginas de 4 KB. En el V60/V70, cuatro registros (ATBR0 a ATBR3) almacenan punteros de sección, pero las entradas de las tablas de área (ATE) y las entradas de las tablas de página (PTE) se almacenan en la RAM externa. El V80 fusionó los registros ATE y ATBR (ambos en el chip, y solo las entradas PTE se almacenan en la RAM externa), lo que permite una ejecución más rápida de los errores del búfer de búsqueda de traducción (TLB) al eliminar una lectura de memoria.

Los buffers de traducción de los V60/70 son totalmente asociativos de 16 entradas y el reemplazo se realiza mediante microcódigo. El V80, en cambio, tiene un TLB asociativo de 2 vías de 64 entradas y el reemplazo se realiza en hardware. El reemplazo de TLB llevaba 58 ciclos en el V70 e interrumpía la ejecución en secuencia de otras instrucciones. En el V80, un reemplazo de TLB lleva solo 6 u 11 ciclos, dependiendo de si la página está en la misma área; la interrupción de la secuencia ya no ocurre en el V80 debido a la unidad de hardware de reemplazo de TLB separada, que opera en paralelo con el resto del procesador.

Los tres procesadores utilizan el mismo mecanismo de protección, con cuatro niveles de protección establecidos a través de una palabra de estado del programa, siendo el anillo 0 el nivel privilegiado que podría acceder a un conjunto especial de registros en los procesadores.

Los tres modelos admiten una configuración de redundancia de modo triple con tres CPU utilizadas en un esquema bizantino de tolerancia a fallas con señales de bloqueo de bus, reintento de instrucción y reemplazo de chip. El V80 agregó señales de paridad a sus buses de datos y direcciones.

Las operaciones con cadenas se implementaron en microcódigo en el V60/V70; pero en el V80 se contaba con la ayuda de una unidad de control de datos de hardware que funcionaba a velocidad máxima del bus. Esto hizo que las operaciones con cadenas fueran aproximadamente cinco veces más rápidas en el V80 que en el V60/V70.

Todas las operaciones de punto flotante se implementan en gran medida en microcódigo en toda la familia de procesadores y, por lo tanto, son bastante lentas. En el V60/V70, las operaciones de punto flotante de 32 bits requieren 120/116/137 ciclos para la suma, multiplicación y división, mientras que las operaciones de punto flotante de 64 bits correspondientes requieren 178/270/590 ciclos. El V80 tiene cierta asistencia de hardware limitada para las fases de las operaciones de punto flotante (por ejemplo, la descomposición en signo, exponente y mantisa), por lo que se afirma que su unidad de punto flotante es hasta tres veces más efectiva que la del V70, con operaciones de punto flotante de 32 bits que requieren 36/44/74 ciclos y operaciones de 64 bits que requieren 75/110/533 ciclos (suma, multiplicación y división).

Sistemas operativos

Unix (no en tiempo real y en tiempo real)

NEC adaptó varias variantes del sistema operativo Unix a sus procesadores V60/V70/V80 para sistemas orientados a aplicaciones de usuario, incluidos los de tiempo real. El primer tipo de adaptación de NEC a UNIX System V para V60 se denominó PC-UX/V Rel 2.0 (V60). (Consulte también las fotos del enlace externo que aparecen a continuación). NEC desarrolló una variante de Unix centrada en el funcionamiento en tiempo real para que se ejecutara en V60/V70/V80. Se denominó Real-time UNIX RX-UX 832 y tiene una estructura de núcleo de doble capa, en la que toda la programación de tareas se gestiona mediante el núcleo de tiempo real. También se desarrolló una versión multiprocesador de RX-UX 832, denominada MUSTARD (Multiprocessor Unix for Embedded Real-Time Systems). El prototipo de ordenador alimentado por MUSTARD utiliza ocho procesadores V70. Utiliza la función FRM y puede configurar y cambiar la configuración del maestro y del verificador a pedido.

ITRON (tiempo real)

Para los sistemas integrados orientados al control de hardware, NEC implementó el sistema operativo en tiempo real basado en ITRON, denominado RX616, para los V60/V70. El RX616 de 32 bits era una derivación continua del RX116 de 16 bits, que estaba destinado a los V20-V50.

FlexOS (tiempo real)

En 1987, Digital Research, Inc. también anunció que planeaban trasladar FlexOS a los sistemas operativos V60 y V70.

CP/M y DOS (legada 16-bit)

El V60 también podía ejecutar programas CP/M y DOS (transferidos desde la serie V20-V50) utilizando el modo de emulación V20/V30. Según un artículo de 1991 en InfoWorld, Digital Research estuvo trabajando en una versión de Concurrent DOS para el V60 en algún momento; pero esta nunca se lanzó, ya que los procesadores V60/V70 no se importaron a los EE. UU. para su uso en clones de PC.

Instrumentos de desarrollo

C/C++

Como parte de su kit de herramientas de desarrollo y entorno de desarrollo integrado (IDE), NEC tenía su propio compilador de C, el PKG70616 "Software Generation tool package for V60/V70". Además, GHS (Green Hills Software) creó su compilador de C en modo nativo (MULTI), y MetaWare, Inc. (actualmente Synopsys, a través de ARC International) creó uno, para el modo de emulación V20/V30 (Intel 8086), llamado High C/C++. Cygnus Solutions (actualmente Red Hat) también adaptó GCC como parte de una bifurcación del sistema de compilador GNU mejorado (EGCS), pero parece que no es público.

A partir de 2018, el directorio específico del procesador necv70 todavía se mantiene activo en las bibliotecas de lenguaje C newlib (libc.a y libm.a) de RedHat. Parece que se ha realizado un mantenimiento reciente en Sourceware.org. El código fuente más reciente está disponible en su repositorio git.

MV-4100 Ada 83 – sistema certificado

El "sistema de plataforma" certificado por Ada 83 se denominó MV-4000 y se certificó como "MV4000". Esta certificación se realizó con un sistema de destino que utilizaba el sistema operativo UNIX RX-UX 832 en tiempo real que se ejecutaba en un sistema basado en VMEbus (IEEE 1014) con una placa de procesador V70 conectada. El host del compilador cruzado era una estación de trabajo de ingeniería NEC EWS 4800, cuyo sistema operativo host, EWS-US/V, también estaba basado en UNIX System V.

El procesador recibió la validación Ada-83 de AETECH, Inc., ejecutando las pruebas de capacidad de validación del compilador Ada.

Nombre del sistemaNúmero de certificadoTipo de compiladorHOST MachineHOST OSTARGET MáquinaTARGET OS
NEC Ada Compiler System for EWS-UX/V to V70/RX-UX832, versión 1.0910918S1.11217BaseNEC EWS4800/60EWS-UX/V R8.1NEC MV4000RX-UX832 V1.6
NEC Ada Compiler System for EWS-UX/V(Release 4.0) to V70/RX-UX832 Version Release 4.1 (4.6.4)910918S1.11217DerivedEWS4800 Superstation RISC SeriesEWS-UX/V(R4.0) R6.2NEC MV4000RX-UX832 V1.63
MV-4000 Características
Autobús del sistema: IEEE1014 D1.2/IEC821 Rev C.1 (8-slot)
Autobús de expansión: IEC822 Rev C o V70 bus de caché (6-slot)
Construido en 100M byte (formato) 3.5 pulgadas SCSI disco duro
Unidad de disquete de 3,5 pulgadas incorporada 1M-byte
Expansión SCSI (1 cap)
EMI evaluation: VCCI - 1 kind

Kits de mesa de evaluación

NEC lanzó algunos kits de placas de evaluación enchufables para el V60/V70.

Partes No.DescripciónObservaciones
EBIBM-7061UNXJunta de esclavos del coprocesador V60 con Unix para PC-XT/ATw/ PC-UX/V Rel 2.0 (V60)
PS98-145-HMWJunta de esclavos del coprocesador V60 con Unix para NEC PC-9801w/ PC-UX/V Rel 2.0 (V60)
EBIBM-70616SBCV60 ordenador de tablero único para Multibus I
Una parte de MV-4000V70 ordenador de tablero único para VMEbusAda 83 certificada

Emulador en circuito

Soporte de depuración de software en chip con el IE-V60

NEC basó su propio emulador en circuito basado en sondas (no ROM ni JTAG), el IE-V60, en el V60, porque los chips V60/V70 tenían capacidades de chip emulador. El IE-V60 fue el primer emulador en circuito para V60 fabricado por NEC. También tenía una función de programador de PROM.Sección 9.4, p. 205 NEC lo describió como una "función de depuración de software fácil de usar". Los chips tienen varias excepciones de captura, como la lectura (o escritura) de datos en la dirección especificada por el usuario y 2 puntos de interrupción simultáneamente.Sección 9

Alfileres de estado del autobús externo

El sistema de bus externo indica su estado de bus mediante 3 pines de estado, que proporcionan tres bits para señalar condiciones como la primera búsqueda de instrucción después de la bifurcación, búsqueda de instrucción continua, acceso a datos TLB, acceso a datos individuales y acceso a datos secuenciales. Sección 6.1, pág. 114

ST[2:0]Descripción
111Instruction fetch
011Instrucción buscar después de rama
101Acceso a datos "TLB"
100"System base (interrupt & excepción vector) tabla de datos"
011Acceso a datos únicos
010Acceso a datos de forma corta (Dirección seleccionada por lectura después de escribir)
001Acceso a datos secuenciales

Debugging con V80

Estas funciones de depuración de software y hardware también estaban incorporadas en el V80. Sin embargo, el V80 no tenía un emulador en circuito, posiblemente porque la presencia de software como UNIX RX-UX 832 en tiempo real e ITRON RX616 en tiempo real hacía innecesaria dicha función. Una vez que se inicia Unix, no hay necesidad de un emulador en circuito para desarrollar controladores de dispositivos o software de aplicación. Lo que se necesita es un compilador de C, un compilador cruzado y un depurador de pantalla (como GDB-Tk) que funcione con el dispositivo de destino.

HP 64758

Hewlett-Packard (actualmente Keysight) ofreció hardware de emulación en circuito basado en sondas para el V70, construido sobre sus sistemas de la serie HP 64700, el sucesor de la serie HP 64000, específicamente el HP 64758. Permite la función de rastreo como un analizador lógico. Este equipo de prueba también muestra el código fuente desensamblado automáticamente, con visualización de datos de rastreo y sin un archivo de objeto, y muestra el código fuente en lenguaje de alto nivel cuando se proporcionan el código fuente y los archivos de objeto y se compilaron en formato DWARF. También había una interfaz para el V60 (10339G) en el catálogo, pero el cable largo de la sonda requería dispositivos "calificados de grado especial", es decir, el V70 de grado de alta velocidad.

HP 64758: Unidades principales, subunidades e interfaz alojada

ProductoDescripción
64758AV70 20 MHz Emulador con 512KB de memoria de emulación
64758AXActualización de un tiempo
64758BV70 20MHZ Emulador con 1MB de memoria de emulación
64758GV70 20 MHz Emulation Subsystem, 512KB
64758 HV70 20 MHz Emulation Subsystem, 1MB
64758SV70 (uPD70632) – hospedado Interfaz de usuario

Opciones de software

ProductoDescripción
64879LV70 Assembler/Linker, Licencia de usuario único
64879MV70 Assembler/Linker, Media & Manuals
64879UV70 Assembler/Linker Licencia multiusuario

Opciones de hardware

ProductoDescripción
B3068BGráfico V70-Hosted Interfaz de usuario
10339GInterfaz NEC V60
E2407AInterfaz NEC V70

Fallos

Fallo estratégico de la microarquitectura V80

En su fase de desarrollo, se pensó que el V80 tendría el mismo rendimiento que el Intel 80486, pero terminaron teniendo muchas características diferentes. La ejecución interna de cada instrucción del V80 necesitaba al menos dos ciclos, mientras que la del i486 requería uno. La secuencia interna del V80 parecía asíncrona con buffer, pero la del i486 era síncrona. En otras palabras, la microarquitectura interna del V80 era CISC, pero la del i486 era RISC. Ambos ISA permitían instrucciones CISC largas y no uniformes, pero el i486 tenía un bus de memoria caché interna más ancho, de 128 bits, mientras que el del V80 tenía un ancho de 32 bits. Esta diferencia se puede ver en las fotos de sus chips. El diseño era fatal desde el punto de vista del rendimiento, pero NEC no lo cambió. NEC podría haber sido capaz de rediseñar el diseño físico, con el mismo nivel de transferencia de registros, pero no lo hizo.

Falta de éxito comercial

La arquitectura V60-V80 no tuvo mucho éxito comercial.

Los V60, V70 y V80 se incluyeron en los catálogos de NEC de 1989 y 1990 en su empaquetado PGA. Un catálogo de NEC de 1995 todavía incluía los V60 y V70 (no sólo en su versión PGA sino también en un empaquetado QFP, y también incluía una variante de bajo costo del V60 llamada μPD70615, que eliminaba la emulación V20/V30 y la función FRM), junto con sus conjuntos de chips variados; pero el V80 no se ofrecía en este catálogo. La edición de 1999 del mismo catálogo ya no incluía ningún producto V60-V80.

Sucesores

La serie V800

En 1992, NEC lanzó un nuevo modelo, el microcontrolador de 32 bits de la serie V800, pero no tenía una unidad de gestión de memoria (MMU). Tenía una arquitectura basada en RISC, inspirada en las arquitecturas Intel i960 y MIPS, y otras instrucciones de procesador RISC, como JARL (Jump and Register Link) y la arquitectura de carga y almacenamiento.

En ese momento, los enormes recursos de software de los V60/V70, como Unix en tiempo real, fueron abandonados y nunca devueltos a sus sucesores, una situación que Intel evitó.

La serie V800 tuvo tres variantes principales: las familias V810, V830 y V850.

El V820 (μPD70742) era una variante simple del V810 (μPD70732), pero con periféricos.

Es posible que la designación V840 se haya omitido como designación debido a la tetrafobia japonesa (ver página 58). Una pronunciación japonesa de "4" significa "muerte", por lo que se deben evitar nombres que evoquen algo como el escarabajo Shi-ban (el número 4 – Shi-ban) que vigila la muerte (死番虫, precisamente "escarabajo que vigila la muerte").

En 2005, ya era la era V850 y la familia V850 ha estado disfrutando de un gran éxito. En 2018, se denomina familia Renesas V850 y familia RH850, con núcleos de CPU V850/V850E1/V850E2 y V850E2/V850E3, respectivamente. Esos núcleos de CPU han ampliado la ISA del núcleo V810 original y se ejecutan con el compilador V850.

simulación moderna basada en software

MAME

Dado que el V60/V70 se había utilizado para muchos juegos arcade japoneses, MAME (por "Multiple Arcade Machine Emulator"), que emula varios juegos arcade antiguos para entusiastas, incluye un simulador de CPU para su arquitectura de conjunto de instrucciones. Es una especie de simulador de conjunto de instrucciones, no para desarrolladores sino para usuarios.

El equipo de desarrollo de MAME lo ha mantenido. El código de fuente abierta más reciente, escrito en C++, está disponible en el repositorio de GitHub. Los códigos de operación del archivo optable.hxx son exactamente los mismos que los del V60.

Véase también

  • NEC V20
  • V850
  • R4200

Referencias

  1. ^ a b c d e f h i j k l NEC (noviembre de 1986). μPD70616 Manual de referencia del programador (PRELIMINARY ed.). El Archivo de Internet, un 501(c)(3) sin fines de lucro.
    EPUB, KINDLE, PDF, PDF w/text, FULL TEXT, etc, están disponibles
  2. ^ a b c d e f g Kani, Dr. Kenji (abril de 1987). Vídelo 2 [V-Series Microcomputer 2] (en japonés). Maruzen. ISBN 978-4621031575.
    日本stancias pendientes. [ Este libro explica el V60, el primer microprocesador japonés desarrollado 32 bits por NEC.]
  3. ^ a b Suzuki, Hiroaki; Sakai, Toshichika; Harigai, Hisao; Yano, Yoichi (1995-04-25). "Un microprocesador de 32 bits de 0,9-V, 2,5 MHz CMOS". IEICE Transacciones sobre Electrónica. E78-C (4): 389–393. ISSN 0916-8516. Retrieved 2018-01-09.
    Resumen:
    Un microprocesador RISC de 32 bits "V810" que cuenta con estructura de tuberías de 5 etapas y un caché de instrucción de 1 Kbyte, de tamaño directo, realiza operación de 2,5 MHz a 0.9 V con consumo de energía de 2.0 mW. El voltaje de suministro se puede reducir a 0.75 V. Para superar el estrecho margen de ruido, todas las señales están establecidas para tener oscilación entre ferrocarriles por técnica de circuito pseudoestático. El chip está fabricado por una tecnología CMOS de doble capa de metal de 0,8 μm para integrar 240.000 transistores en un die 7.4 mm7.1 mm.
  4. ^ a b c Nakayama, T.; Harigai, H.; Kojima, S.; Kaneko, H.; Igarashi, H.; Toba, T.; Yamagami, Y.; Yano, Y. (Oct 1989). "Un coprocesador de punto flotante de 6.7-MFLOPS con instrucciones vectoriales/matrix". IEEE Journal of Solid-State Circuits. 24 (5): 1324–1330. Bibcode:1989IJSSC..24.1324N. doi:10.1109/JSSC.1989.572608. ISSN 1558-173X.
    Resumen:
    Se describe un coprocesador de 80 puntos flotantes que implementa 24 instrucciones vectoriales/matrix y 22 funciones matemáticas. Este procesador puede ejecutar la adición/redondeo de puntos flotantes y multiplicación concurrente, bajo el control de microinstruciones de tipo horizontal. El método de división SRT y el algoritmo trigonométrico CORDIC se utilizan para una implementación de coste/rendimiento favorable. El rendimiento de 6.7 MFLOPS en la multiplicación vectorial-matrix a 20 MHz ha sido alcanzado por el uso de operaciones paralelas. La instrucción vectorial/matrix es aproximadamente tres veces más rápida que las instrucciones convencionales de añadir y multiplicar. El chip ha sido fabricado en 1.2 mu m de doble capa CMOS proceso que contiene 433000 transistores en un tamaño de 11.6*14.9 mm/sup 2/ die.
  5. ^ a b Mizuhashi, Yukiko; Teramoto, Msanoro (agosto 1989). "Sistema operativo UNIX de tiempo real: RX-UX 832". Microprocesamiento y Microprogramación. 27 (1–5): 533–538. doi:10.1016/0165-6074(89)90105-1.
    Resumen:
    Este documento describe los requisitos para los sistemas operativos UNIX en tiempo real, el concepto de diseño y la implementación del sistema operativo RX-UX 832 en tiempo real UNIX para microprocesador v60/v70 que son microprocesadores de 32 bits de NEC. RX-UX 832 se implementa adoptando la estructura de bloques de edificios, compuesta por tres módulos, kernel en tiempo real, servidor de archivos y supervisor Unix. Para garantizar una responsabilidad en tiempo real, se introdujeron varias mejoras, como el plan de programación de tareas de prioridad fija, el sistema de archivos de bloque contiguo y las funciones tolerantes a la falla.
    Por lo tanto, RX-UX 832 permite a los diseñadores de sistemas utilizar el estándar Unix como su interfaz de máquina de hombre para construir sistemas tolerantes a fallas con una operabilidad sofisticada y ofrece aplicaciones de software de alta calidad en los microchips de alto rendimiento.
  6. ^ a b "Akatsuki: Dawn se levanta de nuevo en Venus". 11 de diciembre de 2015. Retrieved 2018-01-07.
  7. ^ a b Hardenbergh, Hal W (1988). "RISCs CISCs and Fabs". Programmer's Journal. 6 2). Creación de vanguardia: 15.
    Hasta ahora no hemos mencionado dos chips CISC de 32 bits, la NEC V60/70 y la familia AT plagaT WE32. A diferencia del NEC V20/25/30/50, el V60/70 es no basado en la arquitectura Intel. NEC está apuntando al V60/70 en aplicaciones incrustadas,...    Google Books
  8. ^ a b c Yamahata, Hitoshi; Suzuki, Nariko; Koumoto, Yasuhiko; Shiiba, Tadaaki (1987-02-06). "concentrarse" [Arquitectura del microprocesador V60] (PDF). SIG Technical Reports; Microcomputer 43-2 (en japonés). 1987 (8(1986-ARC-043)). Sociedad de Procesamiento de la Información de Japón: 1-8. AN10096105.
    Este informe describirá un microprocesador CMOS VLSI de 32 bits. Se ha implementado utilizando una tecnología de doble capa de metal CMOS con reglas de diseño de 1,5 um para integrar 375.000 transistores. Integra la unidad de gestión de memoria virtual para paging de demanda y las operaciones de punto flotante que se ajustan a la norma IEEE-754 Floating-Point Standard. Mediante el modo de emulación V20/V30, puede ejecutar directamente programas de objetos de 16 bits CPU (V30). Los formatos de instrucciones se adaptan a la fase de generación de código de los compiladores. Se proporcionan 237 instrucciones para el sistema de idiomas y operaciones de alto nivel. Puede ejecutar 3,5 MIPS (Million Instructions per Second) en 16-MHz operación con 16-bit data bus.
  9. ^ Sakamura, Ken (abril de 1988). Tendencias recientes (PDF). IEEE Micro. 8 (2): 10–11. ISSN 0272-1732. Retrieved 2018-01-08.
    El V60/V70, la CPU patentada de NEC, es el primer microprocesador de 32 bits de base comercial en Japón.
  10. ^ Rowen, C.; Przbylski, S.; Jouppi, N.; Gross, T.; Shott, J.; Hennessy, J. (1984). "Un microprocesador NMOS con gasoducto 32b". 1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXVII. pp. 180–181. doi:10.1109/ISSCC.1984.1156607. S2CID 42147153.
    Stanford MIPS
  11. ^ Sherburne, R. W.; Katevenis, M. G. H.; Patterson, D. A.; Sequin, C. H. (1984). "Un microprocesador NMOS de 32 bits con un archivo de registro grande". IEEE Journal of Solid-State Circuits. 19 (5): 682–689. Bibcode:1984IJSSC..19..682S. doi:10.1109/JSSC.1984.1052208. ISSN 0018-9200. S2CID 23195124.
    UCB RISC-II
  12. ^ Riordan, T.; Grewal, G. P.; Hsu, S.; Kinsel, J.; Libby, J.; March, R.; Mills, M.; Ries, P.; Scofield, R. (1988). "El sistema MIPS M2000". Proceedings 1988 IEEE International Conference on Computer Design: VLSI. pp. 366–369. doi:10.1109/ICCD.1988.25724. ISBN 0-8186-0872-2. S2CID 60801545.
    MIPS M2000 (R2000)
  13. ^ Namjoo, M.; Agrawal, A.; Jackson, D. C.; Quach, L. (1988). "CMOS compuerta la implementación de la arquitectura SPARC". Digest of Papers. COMPCON Spring 88 Treinta y tres IEEE Computer Society International Conferencia. pp. 10–13. doi:10.1109/CMPCON.1988.4818. ISBN 0-8186-0828-5. S2CID 21078114.
    SPARC, 1er Gen.
  14. ^ Kohn, L.; Fu, S. W. (1989). "Un microprocesador transistor de 1.000.000". IEEE International Solid-State Circuits Conference, 1989 ISSCC. Digest of Technical Papers. pp. 54–55. doi:10.1109/ISSCC.1989.48231. S2CID 58413700.
    Intel 860
  15. ^ NEC (junio de 1997). 16-BIT V SERIES; INSTRUCCIONES (5 ed.). El Archivo de Internet, un 501(c)(3) sin fines de lucro.
    EPUB, KINDLE, PDF, FULL TEXT, etc, están disponibles.
  16. ^ a b Hennessy: Stanford University, John L; Patterson: University of California at Berkeley, David A. (2007). Arquitectura informática: Un enfoque cuantitativo (Cuarta edición). Morgan Kaufmann Editores. ISBN 978-0-12-370490-0.
    Acceso abierto: EPUB, KINDLE, PDF, TEXTO FULL, etc, están disponibles.
  17. ^ a b Fu, B.; Saini, A.; Gelsinger, P. P. (1989). "Performance and microarchitecture of the i486 processor". Proceedings 1989 IEEE International Conference on Computer Design: VLSI in Computers and Processors. pp. 182–187. doi:10.1109/ICCD.1989.63352. ISBN 0-8186-1971-6. S2CID 62082864.
    Intel 80486
    Resumen:
    El microprocesador i486 incluye una tubería cuidadosamente ajustada de cinco etapas con un caché integrado de 8 kB. Una variedad de técnicas previamente asociadas sólo con los procesadores RISC (reduced-instruction-set) se utilizan para ejecutar la instrucción promedio en 1.8 relojes. Esto representa una reducción de 2.5* de su predecesor, el microprocesador 386. Las comparaciones de conteo de gasoductos y relojes se describen detalladamente. Además, se incluye una unidad de punto flotante onchip que produce una reducción de la cuenta de relojes 4* del coprocesador numérico 387. Se discuten las mejoras y optimizaciones de la microarquitectura utilizadas para lograr este objetivo, la mayoría de las cuales no son intensivos en silicon. Todas las instrucciones del microprocesador 386 y el coprocesador numérico 387 se implementan de forma completamente compatible.
  18. ^ a b c Crawford, J.H. (Febrero de 1990). "El i486 CPU: ejecutar instrucciones en un ciclo de relojes". IEEE Micro. 10 (1): 27–36. CiteSeerX 10.1.1.126.4216. doi:10.1109/40.46766. ISSN 0272-1732.
  19. ^ "A pesar de su diseño de envejecimiento, el x86 todavía está a cargo". CNET.
  20. ^ Wade, James (1o de octubre de 1996). "A Community-Level Analysis of Sources and Rates of Technological Variation in the Microprocessor Market". Academy of Management Journal. 39 (5): 1218–1244. doi:10.2307/256997. ISSN 0001-4273. JSTOR 256997. Los patrocinadores que no utilizaron la tecnología RISC fueron NEC, AT plagaT y seguidores del estándar TRON. Los tres microprocesadores se especializaron para los usuarios para los cuales el rendimiento era la máxima prioridad. El microprocesador Hitachi siguió el estándar TRON, una tecnología CISC de alto rendimiento que, según los desarrolladores japoneses, sería una alternativa viable al RISC. El chip AT comprimido fue representado como un chip adecuado para la construcción de sistemas de computación de primera línea y minicomputador. Del mismo modo, V60 y V70 de NEC fueron diseñados después de uno de los ordenadores de 36 bits de NEC.
  21. ^ a b c d e f h i j k l m n o p Komoto, Yasuhiko; Saito, Tatsuya; Mine, Kazumasa (1990-08-25). "Overview of 32-bit V-Series Microprocessor" (pdf). Journal of Information Processing. 13 (2): 110–122. ISSN 1882-6652. Retrieved 2018-01-08. Acceso abierto
    Resumen:
    Los avances en la tecnología de fabricación semiconductor permiten integrar una unidad de punto flotante y una unidad de gestión de memoria no de un microprocesador chip. También permiten a los diseñadores de un microprocesador implementar técnicas utilizadas en el diseño de computadoras mainframe, especialmente en lo que respecta a estructuras de oleoductos. La arquitectura de los V60 V70 y V80 fue posible por allí avances. Los V60 y V70 son los primeros microprocesadores de 32 bits de NEC e incluyen casi todas las funciones requeridas por los sistemas aplicados en un chip. El conjunto de instrucciones proporciona una estructura de alto nivel orientada al sistema operativo funciones de apoyo y apoyo para sistemas altamente fiables. El V80 también emplea la misma arquitectura y logra un mayor rendimiento por medio de memorias de caché y mecanismos de predicción de ramas. El V80achieved una actuación de dos a cuatro veces superior a la del V70.
  22. ^ a b Kaneko, Hiraoki; Suzuki, Nariko; Wabuka, Hiroshi; Maemura, Koji (1o de marzo de 1990). "Realizar el V80 y sus funciones de apoyo al sistema". IEEE Micro. 10 2). ACM: 56–69. doi:10.1109/40.52947. ISSN 0272-1732. S2CID 2634866.
    Resumen:
    Se da una visión general de la arquitectura de las consideraciones generales de diseño para el microprocesador V80 de 11 unidades, de 32 b, que incluye dos memorias de caché de 1 kB y un mecanismo de predicción de ramas que es una nueva característica para los microprocesadores. Se discuten las funciones de procesamiento de tuberías y soporte del sistema V80 para sistemas multiprocesadores y de alta fiabilidad. Utilizando funciones de soporte V80, se realizaron sistemas multiprocesadores y de alta fiabilidad sin ninguna caída de rendimiento. Los recuerdos de caché y un mecanismo de predicción de ramas se utilizaron para mejorar el procesamiento de tuberías. Varias instalaciones de hardware sustituyeron el microprograma habitual para garantizar un alto rendimiento.
  23. ^ a b Shimojima, Takehiko; Teramoto, Masanori (1987). "V60 sistema operativo en tiempo real". Microprocesamiento y Microprogramación. 21 (1–5): 197–204. doi:10.1016/0165-6074(87)90038-X. ISSN 0165-6074.
    Resumen:
    En este documento se describen los requisitos para los sistemas operativos en tiempo real de microprocesador de 32 bits, los objetivos de diseño y la implementación del sistema operativo en tiempo real V60/V70 (RTOS) y sus soportes de programación.
  24. ^ a b Monden, Hiroshi; Teramoto, Takashi; Koga, Masanori (1986-03-14). "V60 mirando hacia atrás" [Estudio de viabilidad del sistema operativo en tiempo real para el V60 - hacia el 32-bit I-TRON -] (PDF). SIG (ARC) Technical Reports (en japonés). 1986 (19(1985-ARC-061)). Sociedad de Procesamiento de la Información de Japón: 1-8. AN10096105. Acceso abierto
  25. ^ a b "MAME:/src/emu/cpu/v60/v60.c". Mamedev.org. Archivado desde el original el 2014-02-22. Retrieved 2014-02-15.
  26. ^ "mamedev/mame". GitHub. Retrieved 17 de mayo 2020.
  27. ^ a b Kimura, S.; Komoto, Y. Yano, Y. (abril de 1988). "Aplicación del V60/V70 y su función FRM". IEEE Micro. 8 (2): 22–36. doi:10.1109/40.527. S2CID 9507994.
    Resumen:
    Se da una descripción del V60/V70, el primer microprocesador de 32 bits con base comercial en Japón. Sus funciones incluyen operaciones de punto flotante en chip, una arquitectura de alto nivel, soporte de depuración de software y funciones de apoyo para promover un alto nivel de fiabilidad del sistema. Debido a que la alta fiabilidad es tan importante, el V60/V70 contiene funciones de supervisión de redundancia funcional (FRM). El debate abarca las consideraciones generales del diseño, la arquitectura, la aplicación, la detección y el control de riesgos y las funciones de la FRM. El V60/V70 utiliza una especificación del sistema operativo TRON en tiempo real.
  28. ^ a b Yano, Y.; Koumoto, Y.; Sato, Y. (Spring 1988). "Microprocesador V60/V70 y sus funciones de soporte de sistemas". Digest of Papers. COMPCON Spring 88 Treinta y tres IEEE Computer Society International Conferencia. pp. 36–42. doi:10.1109/CMPCON.1988.4824. ISBN 0-8186-0828-5. S2CID 9186701.
    Resumen:
    Se describen dos microprocesadores avanzados de 32 bits, los V60 y V70 (mu PD70616 y mu PD70632, respectivamente), y sus funciones de apoyo para sistemas operativos y sistemas de alta fiabilidad. Se examinan tres funciones del sistema operativo, a saber, las funciones de soporte de memoria virtual, las funciones de conmutación de contexto y las funciones de trampa asincrónicas. Se examina un mecanismo básico para la aplicación de sistemas de alta fiabilidad, denominado FRM (control de redundancia funcional). FRM permite diseñar un sistema en el que múltiples V60s (o V70s) forman una configuración en la que un procesador en el sistema actúa como maestro mientras que los otros actúan como monitores. Se introduce una tabla FRM que utiliza tres V60 en su núcleo redundante.
  29. ^ a b c d Takahashi, Toshiya; Yano, Yoichi (1988-01-21). [La arquitectura de los microprocesadores V60/V70] (PDF). SIG Technical Reports (en japonés). 1988 (4(1987-ARC-069)). Sociedad de Procesamiento de la Información de Japón: 57–64. AN10096105.
    Este informe describe la arquitectura de microprocesadores V60/V70 de 32 bits. La arquitectura integra varias características en una sola matriz de silicio, como un rico conjunto de registros de uso general, conjunto de instrucciones orientadas al lenguaje de alto nivel, manejo de datos de punto flotante que es adecuado para aplicaciones científicas, y el modo de operación FRM (Functionality Redundancy Monitoring) que admite la configuración de sistemas altamente fiables. Estas características serán introducidas.
  30. ^ 1987 Microcomputadoras Libro de datos: Vol. 2 (PDF). NEC. Agosto de 1986. págs. 3-229 a 232.
  31. ^ Yano, Yoichi (abril de 2012). "32publicidad activa" [Development story of the 32-bit microcomputer V60] (PDF) (en japonés). Semiconductor Museo de Historia de Japón. Retrieved 2018-01-08.
    "Encore 2012 #75" (pdf). Boletín "Encore" (en japonés). 75. Society of Semiconductor Industry Specialists: 17–20. April 2012. Retrieved 2018-01-08.
  32. ^ a b David T. Methé (1991). Competencia Tecnológica en Industrias Globales: Estrategias de Marketing y Planificación para la Industria Americana. Greenwood Publishing Group. p. 128. ISBN 978-0-89930-480-9.
  33. ^ a b c d Dataquest, "Japanese Semiconductor Industry Service", 1st Quarter 1986, p. 18 (pdf p. 44 en este archivo multivolumen)
  34. ^ Dataquest, "Japanese Semiconductor Industry Service", 1st Quarter 1987, p. 18 (pdf p. 182 en este archivo multivolumen)
  35. ^ "MAME:/src/mame/drivers/model1.c". Mamedev.org. Archivado desde el original en 2014-04-03. Retrieved 2014-02-15.
  36. ^ a b c NEC (Oct 1995). "SEMICONDUCTOR SELECTION GUIDE" (PDF) (10a edición). Archivado desde el original (PDF) on 2016-03-04.
  37. ^ "NEC Guía de selección de semiconductores Oct.1995" (PDF). Retrieved 2024-01-25.
  38. ^ "MAME:/src/mame/drivers/ssv.c". Mamedev.org. Archivado desde el original en 2014-04-03. Retrieved 2014-02-15.
  39. ^ Richard Tan. "STS 145 Case Study Sega: El efecto del conflicto corporativo en el diseño del juego" (PDF). Archivado desde el original (PDF) el 2014-02-22.
    "El Saturno corrió originalmente con un chip NEC V60 a 16MHz. Compare esto con PlayStation CPU (MIPS R3000A 32bit RISC chip) que funciona son 33.8MHz, casi duplica la velocidad. Según un miembro del personal de Sega, cuando Nakayama recibió por primera vez las especificaciones de diseño para PlayStation, él era "el más loco que he visto nunca", llamando a toda la división R golpeD a su oficina para gritarles. Se hizo un esfuerzo para compensar añadiendo otra CPU para operación dual; sin embargo, esta solución hizo que el sistema fuera tan difícil de desarrollar para eso, según el propio Yu Suzuki, "sólo 1 de cada 100 programadores podría utilizar el Saturno a su pleno potencial."
  40. ^ a b "Número de modelo: PS98-145-HMW, Nombre del artículo: PC-UX/V(Rel2.0)(V60)". Hoja de producto NEC.
  41. ^ Bungou Mini 5RX en YouTube con "alisamiento de fuentes de alta velocidad" TV CM
  42. ^ "Bungo mini 5SX, Bungo mini 7SX, Bungo mini 7SD – Computer Museum". museo.ipsj.or.jp. Retrieved 2017-04-22.
  43. ^ Takeo, Sakurai; Osamu, Oizumi (1986). "El esquema de NEC super minicomputer MS4100 Series, NEC Technical Journal". Necrista (en japonés). 39 (11). NEC Technical Journal, Vol.39 Iss.11 p.p.113-124, Nov. 1986: 113–124.
  44. ^ "MS-4100 Series - Computer Museum". museo.ipsj.or.jp. Retrieved 2018-01-07.
  45. ^ Serie MS4100. dbnst.nii.ac.jp (en japonés). Retrieved 2018-01-08.
  46. ^ a b Dataquest, "Japanese Semiconductor Industry Service", 2nd Quarter 1987, p. 21 (pdf p. 223 en este archivo multivolumen)
  47. ^ "MAME:/src/mame/drivers/segas32.c". Mamedev.org. Archivado desde el original en 2014-04-03. Retrieved 2014-02-15.
  48. ^ "MAME:/src/mame/drivers/ms32.c". Mamedev.org. Archivado desde el original en 2014-04-03. Retrieved 2014-02-15.
  49. ^ "Kibo HANDBOOK" (PDF). JAXA. Septiembre 2007. p. 101.
  50. ^ "Space Environment Data Adquisición equipo-Attached Payload (SEDA/AP)". iss.jaxa.jp. JAXA. 2007-03-30.
  51. ^ "JAXA's LSI (MPU/ASIC) roadmap, p. 9; excl. front" (PDF). Situación de desarrollo para piezas críticas de JAXA, 2008. JAXA.
  52. ^ "Development Status of JAXA EEE Parts" (PDF). Situación de desarrollo para piezas críticas de JAXA, 2008. JAXA.
  53. ^ Hoja de datos del procesador MIPS64 5Kf (PDF) (01.04 ed.). MIPS Technologies Inc. 2005-01-31. Archivado desde el original (PDF) el 2018-02-20.
  54. ^ HAYASHI, N. Guidance Control Computer for Launch Vehicle, NEC Technical Journal, Vol. 6, No. 1/2001, pp. 145-148
  55. ^ "Database of JAXA Qualified EEE Parts and Material: Critical Parts". JAXA. Retrieved 2018-01-07.
  56. ^ Voica, Alex (2015-07-29). "Volver al futuro: La CPU MIPS de 64 bits explora los orígenes del sistema solar – MIPS". mips.com. MIPS. Archivado desde el original en 2018-02-20.
  57. ^ "Publicado directamente sobre el tema." " [Equipos de Adquisición de Datos Ambientales del Espacio – Carga de Pago Adjunta (SEDA-AP) en el ISS - "Kibo" Exposed Facility] (PDF) (en japonés). pp. 52–53. Archivado desde el original (PDF) en 2018-01-26.
  58. ^ NEC LAUNCHES V80 ANSWER TO INTEL's 80486 - Computer Business Review, 1989-03-15 Balcklist:www.cbronline.com/news/nec_launches_v80_answer_to_intels_80486
  59. ^ a b NEC MAY HAVE THE EDGE with ITS 930,000 TRANSISTOR V80 ANSWER TO INTEL's 80486 - Computer Business Review, 1989-04-06 Balcklist:www.cbronline.com/news/nec_may_have_the_edge_with_its_930000_transistor_v80_answer_to_intels_80486
  60. ^ OSAMU, TSUJI; SATORU, KOMIYAMA; TOSHIYUKI, DOI; TETSUYA, IWAKI (Julio de 1992). "Preparación directa" [Equipos de procesamiento de información]. Computación industrial. MUPORT-III.]. [Meiden Jiho] (en japonés) (225): 24–32. ISSN 0386-1570.
  61. ^ HISAO, SASAKI; AKIRA, SATO; TOSHIO, KARAKAMA (mayo de 1993). "justiciar la revolución" [Aplicaciones de la computadora industrial. MUPORT-III.]. [Meiden Jiho] (en japonés) (230): 41–44. ISSN 0386-1570.
  62. ^ a b Majithi, Kenneth (1987). "La nueva generación de microprocesadores". IEEE Micro. 7 (4): 4–5. doi:10.1109/MM.1987.304873. ISSN 0272-1732.
    Los japoneses han sido igualmente agresivos en sus nuevos diseños de microprocesadores de alto rendimiento. Los microprocesadores V60 y V70 de NEC utilizan arquitecturas que incluyen no sólo el MMU sino también una unidad flotante aritmética en el chip. Hitachi y Fujitsu han colaborado para producir una familia de microprocesadores adaptados al sistema operativo TRON. Estos procesadores incorporan tuberías de instrucción, así como caches de instrucción y pila. Sin embargo, a diferencia de NEC, su función FPU está fuera de chip.
  63. ^ "GNU Compiler Internals".
  64. ^ "Grupos Google – Algunos comentarios sobre el NEC V60/V70". Retrieved 2017-04-22.
  65. ^ Ф則, калиный; неный; на良, 良, нельный; ненный; ненный, ненный; непенный; ненненненный, нененененннннннный; ; ный; ; ный; ; ный; ; ненененененененый; неный; ; неный; ; нененененененененый; ; неный; ный; нененый; ный; ; ный; неный; неный; ; нененененененыенен "PORTing UNIX System V TO THE V60 SYSTEMS" (pdf). нели денный Presión (en japonés). Entendido (Según la información recibida, aparecieron algunas cosas.) Sociedad de la Información de Japón: 163–164. Retrieved 2018-01-07.
  66. ^ Norihisa Suzuki (enero de 1992). Multiprocesamiento de memoria compartido. MIT Press. p. 195. ISBN 978-0-262-19322-1.
  67. ^ "El Simposio Internacional sobre Multiprocesamiento de Memoria Compartida (ISSMM)" (PDF). Scientific Information BulletinVol. 16, no. 3. Oficina de Investigación Naval de Asia. Julio–septiembre de 1991. pp. 2–3. Archivado (PDF) del original el 1 de marzo de 2021.
  68. ^ Suzuki, Norihisa, Ed. (1992). Multiprocesamiento de memoria compartido. MIT Press. pp. 195ff. ISBN 978-026219322-1.
  69. ^ "Digital Research lanza el sistema operativo de fabricación en tiempo real FlexOS 286". Computer Business Review1987-01-15. Archivado desde el original el 01/12/2013. Retrieved 2018-09-15.
  70. ^ Brett Glass (6 de mayo de 1991). "Answer Line". InfoWorld: 72. ISSN 0199-6649.
  71. ^ NEC. "Microprocessors and Peripherals Data Book".
  72. ^ "MetaWare High C/C++". EDM/2.
  73. ^ Cygnus Solutions. "gcc/gcc-926/config.sub". Apple Inc. Retrieved 2018-01-07.
  74. ^ Cygnus Solutions (1999-02-25). "Patch to replace CYGNUS LOCAL with EGCS LOCAL in config.sub". gcc-patches (Lista principal).
    Hola chicos,
    Me gustaría enviar el siguiente parche. Renombra todas las ocurrencias de CYGNUS LOCAL a EGCS LOCAL, que parece ligeramente más precisa!:-)
    Salud.
    Nick
  75. ^ Cygnus Solutions (1999-02-25). "Re: Patch para reemplazar CYGNUS LOCAL con EGCS LOCAL en config.sub". gcc-patches (Lista principal).
    Parece un ejercicio equivocado para mí.
    Si los cambios son realmente específicos de Cygnus, no deben estar en Egcs. De lo contrario, deben fusionarse en la copia principal config.sub (cuyo encargado, por cierto, en Ben!).
  76. ^ "Embedding with GNU: Newlib". Embedded. 2001-12-28. Retrieved 2023-10-02.
  77. ^ "Newlib-cygwin.git / history". Sourceware.org. 2020. Retrieved 22 de mayo, 2020.
  78. ^ a b "Ada 83 Certified Processor List". Archive.adaic.com. 1998-03-31. Retrieved 2014-02-15.
  79. ^ a b "MV-4000". Chipcatalog.com. Archivado desde el original en 2018-01-07. Retrieved 2014-02-15.
  80. ^ Historia-de-48series (se refiere a las computadoras EWS 4800 NEC)
  81. ^ Ratcliffe, Mark, ed. (1995). Ada Yearbook 1995. IOS Press. p. 198. ISBN 9789051992182. Retrieved 22 de mayo 2020.
  82. ^ "Ada Compiler Validation Procedures – Versión 5.0". Ada Resource Association18 de noviembre de 1997. Retrieved 22 de mayo 2020.
  83. ^ a b c "HP Emulators and Development Solutions for NEC V Series Microprocessors" (PDF). Keysight. p. 13. Retrieved 2018-01-07.
  84. ^ "HP Computer Museum". Retrieved 2018-01-07.
  85. ^ "64758G V70 20MHz subsistema de emulación 512KB". Keysight. Archivado desde el original en 2018-01-08. Retrieved 2018-01-08.
  86. ^ a b "Pruebas de medición de prueba ágil" (PDF). Keysight. p. 97. Archivado desde el original (PDF) on 2018-01-08. Retrieved 2018-01-08.
  87. ^ "NEC V80". groups.google.com. Grupos de Google.
  88. ^ NEC (junio de 1989). Intelligent Peripheral Devices Data Book. The Internet Archive, a 501(c)(3) non-profit. p. 18.
  89. ^ NEC (mayo de 1990). Microcontrolador de un solo niño Libro de datos. The Internet Archive, a 501(c)(3) non-profit. p. 30.
  90. ^ NEC (abril de 1999). "SEMICONDUCTORS SELECTION GUIDE" (PDF) (17th ed.). Archivado desde el original (PDF) en 2018-01-08.
  91. ^ Harigai, Hisao; Kusuda, Masaori; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (1992-10-22). "Óralo: "Consumo de baja potencia y operación de baja tensión 32-bit RISC Microprocesador" SIG Technical Reports, Information Processing Society of Japan. 1992 (82 (1992-ARC-096)): 41–48.
    Resumen:
    Un avanzado microprocesador RISC de 32 bits para el control incrustado; V810 se introduce en este papel. El V810 tiene funciones específicas de alto rendimiento y aplicación. V810 disipa menos potencia que cualquier otro chip RISC. El V810 es el primer microprocesador RISC de 32 bits que opera a 2.2V.
    El chip V810 se fabrica utilizando la tecnología de proceso de doble capa de metal de 0.8μm CMOS para integrar 240.000 transistores en un 7.7×7.7m m2 morir.
  92. ^ "NeC Wraps ARM en Gate Arrays". EDN. Retrieved 2017-04-22.
  93. ^ Suzuki, K.; Arai, T.; Nadehara, K.; Kuroda, I. (1998). "V830R/AV: incrustado superscalar RISC procesador multimedia". IEEE Micro. 18 (2): 36–47. doi:10.1109/40.671401. ISSN 0272-1732.
    Resumen:
    La decodificación en tiempo real de V830R/AV de datos de vídeo y audio MPEG-2 permite sistemas multimedia basados en procesadores integrados prácticos.
  94. ^ NEC (mayo de 2005). "Guía de selección de microcontroladores y herramientas de desarrollo" (PDF).
  95. ^ "Un nuevo compilador GCC. « Virtual Boy Development Board « Forum « Planet Virtual Boy». planetvb.com. Archivado desde el original el 2019-05-30.
  96. ^ "V850 y RH850 Soluciones de software incorporadas". ghs.com. Software Green Hills.
  97. ^ "MAMEdev - V60". GitHub. Retrieved 26 de mayo 2020.

Más lectura

  • Yano, Y; Iwasaki, J; Sato, Y; Iwata, T; Nakagawa, K; Ueda, M (Feb 1986). Un microprocesador CMOS VLSI de 32b con gestión de memoria virtual en chip. Conferencia de Circuitos de Estado sólido. Digest of Technical Papers. 1986 IEEE International. Vol. XXIX. IEEE. pp. 36–37. doi:10.1109/ISSCC.1986.1156924. S2CID 57668899.
    La unidad de ejecución (EXU) es un procesador microprogramado 32b de ruta de datos que tiene 32b registros de uso general, 16 32b registros de pago de rasguños, un cambio de barril de 64b, una unidad lógica aritmética de 32b (ALU); y un par de registros de control. Tres datos-buses que se están ejecutando
  • Kaneko, H; Miki, Y; Koya, K; Araki, M (noviembre de 1986). "Un microprocesador CMOS de 32 bits con estructura de tuberías de seis etapas". Actas de 1986 ACM Fall Joint Computer Conference. IEEE Computer Society Press. pp. 1000–1007.
    Resumen: Los microprocesadores de 32 bits son los dispositivos clave que tienen una alta capacidad de procesamiento de datos, que fue obtenida por sistemas informáticos generales anteriores y sistemas de mini-computación, con un costo mucho menor. Los microprocesadores de 32 bits anteriores se limitaron a adoptar una excelente arquitectura y diseño utilizando hardware adecuado por número de dispositivos se podían fabricar en un chip. Funciones complejas como gestión de memoria virtual y...
  • Kurosawa, A.; Yamada, K.; Kishimoto, A.; Mori, K.; Nishiguchi, N. (Mayo de 1987). "Una aplicación práctica del sistema CAD para microcomputadoras VLSI completamente personalizadas". Transacciones IEEE en diseño asistido por computadora de circuitos y sistemas integrados. 6 (3): 364–373. doi:10.1109/TCAD.1987.1270281. ISSN 1937-4151. S2CID 7394658.
    Resumen: Este artículo presenta una aplicación práctica del sistema CAD para el diseño y verificación, lo que resulta en producibles chips de microcomputadoras VLSI completos. El sistema CAD admite tres metodologías de diseño: diseño simbólico mezclado con diseño de nivel de máscara, compactación como optimizador y verificación totalmente automatizada. Para la optimización del área, el subsistema de diseño simbólico y compactador admite una descripción flexible de los patrones de diseño ortogonal con dimensiones arbitrarias de forma suelta. Los patrones de diseño incluyen datos de ruta, datos poligonales y células simbólicas. Para la optimización de potencia y demora, el compactador compacta los datos de diseño, disminuyendo la resistencia y la capacitancia para cables y capas implantadas por iones. Esta característica es pionera del compactador de nueva generación. Se debe poner énfasis en el hecho de que puede compactar datos de diseño a un formato 10-15 por ciento más pequeño que el logrado manualmente. El subsistema de verificación puede detectar todo tipo de errores, más de 30 elementos. Una novedad del control de reglas eléctricas es que investiga errores lógicos complementarios para los circuitos CMOS. La sinergia de esas tres metodologías de diseño ha traído consigo varias ventajas importantes. Uno es la reducción de mano de obra por más de la mitad, en el proceso de diseño más complicado para la lógica aleatoria única. La otra es una salida de compactación de 1600 transistores, más pequeña por 365 mil/sup 2/ que compactada manualmente. La implementación del circuito en un chip funciona a más de 15 MHz. Otro es el primer éxito de silicio. Se ha logrado en un chip completo de microcomputadoras VLSI que consiste en más de 100 000 transistores.
  • Die photo of the V60; at Nikkei BP (in Japanese)
  • Foto de la V60; en el Museo de Historia Semiconductor de Japón (en japonés)
  • Die foto del V60, montada en paquete PGA (muy clara, en chino)
  • Die foto de la V60 con embalaje PGA, tapa de cerámica eliminada (en chino)
  • Foto del V60 en el embalaje de PGA w / escudo de tapa de cerámica; escudo de vidrio
  • Blog: PS98-145-HMW kit: "PC-UX/V" w / 15 discos "V60 Subboard" para NEC PC-9801 ranura (en japonés)
  • Artículo: V70 en embalaje PGA y cohete H-IIA (en inglés)
  • Foto de NEC V60 CPU de la Sega Virtua Racing (en inglés)
  • Sitio: "System 16" - Sega System 32 Hardware (en inglés)
  • Sitio: "System 16" - Sega Modelo 1 Hardware (en inglés)
  • Sitio: "System 16" - Sega System Multi 32 Hardware (en inglés)
  • Los documentos originales para el V60 (μPD70616) & V70 (μPD70632) están disponibles desde aquí.
  • Fichas de datos para el AFPP (μPD72691) está disponible desde aquí.
  • Renesas V850 Sitio web de la familia
  • Renesas RH850 Sitio web de la familia
Más resultados...
Te puede interesar
Tamaño del texto:
undoredo
format_boldformat_italicformat_underlinedstrikethrough_ssuperscriptsubscriptlink
save
cancelcheck_circle