Jerarquía digital plesiócrona

La jerarquía digital plesiócrona (PDH) es una tecnología utilizada en las redes de telecomunicaciones para transportar grandes cantidades de datos a través de equipos de transporte digital como fibra óptica y sistemas de radio por microondas. El término plesiochronous se deriva del griego plēsios, que significa cerca, y chronos, tiempo, y se refiere al hecho de que las redes PDH funcionan en un estado donde las diferentes partes de la red están sincronizadas casi, pero no del todo perfectamente.

Las redes troncales de transporte reemplazaron las redes PDH con equipos de jerarquía digital síncrona (SDH) o redes ópticas síncronas (SONET) durante los diez años que terminaron alrededor del cambio de milenio (2000), cuyas cargas útiles flotantes relajaron los requisitos de tiempo más estrictos de PDH tecnología de redes. El costo en América del Norte fue de $4.500 millones solo en 1998, p. 171.

PDH permite la transmisión de flujos de datos que se ejecutan nominalmente a la misma velocidad, pero permiten alguna variación en la velocidad alrededor de una velocidad nominal. Por analogía, dos relojes cualesquiera funcionan nominalmente a la misma velocidad, registrando 60 segundos cada minuto. Sin embargo, no existe un vínculo entre los relojes para garantizar que funcionen exactamente a la misma velocidad, y es muy probable que uno funcione un poco más rápido que el otro.

Implementación

La tasa de datos está controlada por un reloj en el equipo que genera los datos. Se permite que la velocidad varíe en ±50 ppm de 2048 kbit/s (según la recomendación ITU-T). Esto significa que diferentes flujos de datos pueden (y probablemente lo hagan) ejecutarse a velocidades ligeramente diferentes entre sí.

Para transportar múltiples flujos de datos de un lugar a otro a través de un medio de transmisión común, se multiplexan en grupos de cuatro. Debido a que cada uno de los cuatro flujos de datos no se ejecuta necesariamente a la misma velocidad, se debe introducir alguna compensación. Por lo general, el multiplexor toma los datos de los 4 flujos de datos entrantes de 2,048 Mbit/s y los alimenta a un flujo de 2,112 Mbit/s a través de un almacén de búfer, dejando una serie de espacios fijos en cada cuadro.

La velocidad de datos es, por lo tanto, 2,112 Mbit/s x (número de bits en un marco – número de espacios)/(número de bits en un marco)

Esto es ligeramente superior a 2,048 Mbit/s + 50 ppm. Si se agrega una brecha adicional, es un poco más pequeña que 2,048 Mbit/s – 50 ppm. Por lo tanto, en promedio, la tasa de datos se puede hacer exactamente igual a la tasa de entrada agregando un espacio en algunos marcos y no en otros. Este espacio adicional está en un lugar fijo en el marco y se conoce como "punta rellenable". Si no contiene datos (es decir, es un espacio vacío), se 'rellena'. Los datos de los 4 flujos de datos ahora están contenidos en 4 flujos de datos de 2,112 Mbit/s que son síncronos y se pueden multiplexar fácilmente para dar un solo flujo de 8,448 Mbit/s tomando 1 bit del flujo #1, seguido de 1 bit desde el flujo n.° 2, luego el n.° 3, luego el n.° 4, etc. está relleno o no (es decir, contiene datos o no). El demultiplexor puede revertir el proceso y producir 4 flujos de datos con exactamente la misma tasa de bits que antes. La irregularidad de tiempo se soluciona mediante un bucle de bloqueo de fase.

Este esquema no permite la adición de un bit de relleno tan pronto como sea necesario porque el bit de relleno está en un punto fijo de la trama, por lo que es necesario esperar hasta el intervalo de tiempo del bit de relleno. Esta espera da como resultado "inestabilidad de tiempo de espera" que puede tener una frecuencia arbitrariamente baja (es decir, hasta cero), por lo que no puede eliminarse por completo mediante los efectos de filtrado del bucle de bloqueo de fase. La peor relación de relleno posible sería 1 cuadro en 2, ya que esto da una fluctuación teórica de 0,5 bits, por lo que la relación de relleno se elige cuidadosamente para dar una fluctuación mínima teórica. Sin embargo, en un sistema práctico, la decisión real de rellenar o no se puede tomar comparando la dirección de lectura y la dirección de escritura del almacén del búfer de entrada, de modo que la posición en el marco cuando se toma la decisión varíe y agregue una segunda variable que depende de la longitud. De la tienda.

El proceso a veces se denomina "justificación de impulsos" porque "justificación" en la impresión es agregar espacios para que cada línea ocupe el ancho de una columna completa. Se cree que se prefirió este término porque "...... relleno de piezas rellenables", y "la fluctuación del tiempo de espera es la inestabilidad que se produce mientras se espera para rellenar una pieza rellenable", aunque técnicamente correcto, ¡suena como un pleonasmo!

Se utilizan técnicas similares para combinar cuatro × 8 Mbit/s, además de relleno de bits y alineación de tramas, lo que da 34 Mbit/s. Cuatro × 34 Mbit/s, da 140. Cuatro × 140 da 565.

Relojes independientes

En las redes de telecomunicaciones, los relojes independientes son relojes de precisión de funcionamiento libre ubicados en los nodos que se utilizan para la sincronización.

Los búferes de almacenamiento variable, instalados para adaptarse a las variaciones en el retraso de la transmisión entre nodos, se hacen lo suficientemente grandes como para adaptarse a pequeñas desviaciones de tiempo (fase) entre los relojes nodales que controlan la transmisión. Ocasionalmente, el tráfico puede interrumpirse para permitir que los búferes se vacíen de algunos o todos sus datos almacenados.