Itanio

Itanium (eye-TAY-nee-əm) es una familia discontinuada de microprocesadores Intel de 64 bits que implementan la arquitectura Intel Itanium (anteriormente llamada IA-64). Lanzado en junio de 2001, Intel comercializó los procesadores para servidores empresariales y sistemas informáticos de alto rendimiento. La arquitectura Itanium se originó en Hewlett-Packard (HP) y luego fue desarrollada conjuntamente por HP e Intel.

Los sistemas basados en Itanium fueron producidos por HP/Hewlett Packard Enterprise (HPE) (la línea de servidores HPE Integrity) y varios otros fabricantes. En 2008, Itanium fue la cuarta arquitectura de microprocesador más implementada para sistemas de clase empresarial, detrás de x86-64, Power ISA y SPARC.

En febrero de 2017, Intel lanzó la última generación, Kittson, para probar a los clientes, y en mayo comenzó a realizar envíos en volumen. Se utilizó exclusivamente en servidores de misión crítica de Hewlett Packard Enterprise.

En 2019, Intel anunció que se aceptarían nuevos pedidos de Itanium hasta el 30 de enero de 2020 y que los envíos cesarían el 29 de julio de 2021. Esto se llevó a cabo según lo programado.

Historia

Desarrollo: 1989–2000

Inicio: 1989–1994

En 1989, HP comenzó a investigar una arquitectura que superaría los límites esperados de las arquitecturas de computadora con conjunto de instrucciones reducido (RISC) causado por el gran aumento en la complejidad necesaria para ejecutar múltiples instrucciones por ciclo debido a la necesidad de verificación de dependencia dinámica. y manejo preciso de excepciones. HP contrató a Bob Rau de Cydrome y Josh Fisher de Multiflow, los pioneros de la computación de palabra de instrucción muy larga (VLIW). Una palabra de instrucción VLIW puede contener varias instrucciones independientes, que se pueden ejecutar en paralelo sin tener que evaluar su independencia. Un compilador debe intentar encontrar combinaciones válidas de instrucciones que puedan ejecutarse al mismo tiempo, realizando efectivamente la programación de instrucciones que los procesadores superescalares convencionales deben realizar en hardware en tiempo de ejecución.

Los investigadores de HP modificaron el VLIW clásico en un nuevo tipo de arquitectura, más tarde denominada Cómputo de instrucciones en paralelo explícito (EPIC), que se diferencia por: tener bits de plantilla que muestran qué instrucciones son independientes dentro y entre los paquetes de tres instrucciones, lo que permite la ejecución explícitamente paralela de múltiples paquetes y el aumento de los procesadores' emitir ancho sin necesidad de recompilar; por predicación de instrucciones para reducir la necesidad de sucursales; y por enclavamiento completo para eliminar las ranuras de retardo. En EPIC, la asignación de unidades de ejecución a las instrucciones y el momento de su emisión pueden decidirse por hardware, a diferencia del clásico VLIW. HP pretendía utilizar estas funciones en PA-WideWord, el sucesor planificado de su PA-RISC ISA. EPIC estaba destinado a proporcionar el mejor equilibrio entre el uso eficiente del área de silicio y la electricidad, y la flexibilidad de uso general. En 1993, HP realizó un concurso interno para diseñar las mejores microarquitecturas (simuladas) de tipo RISC y EPIC, dirigido por Jerry Huck y Rajiv Gupta respectivamente. El equipo EPIC ganó, con más del doble del desempeño simulado del competidor RISC.

Al mismo tiempo, Intel también estaba buscando formas de hacer mejores ISA. En 1989, Intel lanzó el i860, que comercializó para estaciones de trabajo, servidores y supercomputadoras iPSC y Paragon. Se diferenciaba de otros RISC en que podía cambiar entre el modo normal de una sola instrucción por ciclo y un modo en el que los pares de instrucciones se definen explícitamente como paralelos para ejecutarlos en el mismo ciclo sin tener que realizar una verificación de dependencia. Otra característica distintiva fueron las instrucciones para una canalización de punto flotante expuesta, que permitió triplicar el rendimiento en comparación con las instrucciones convencionales de punto flotante. Ambas características quedaron en gran parte sin usar porque los compiladores no las admitían, un problema que más tarde también desafió a Itanium. Sin ellos, el paralelismo de i860 (y, por lo tanto, el rendimiento) no era mejor que el de otros RISC, por lo que fracasó en el mercado. Itanium adoptaría una forma más flexible de paralelismo explícito que la que tenía i860.

En noviembre de 1993, HP se acercó a Intel en busca de colaboración en una arquitectura futura innovadora. En ese momento, Intel buscaba extender x86 a 64 bits en un procesador con nombre en código P7, lo que les resultó desafiante. Más tarde, Intel afirmó que cuatro equipos de diseño diferentes habían explorado extensiones de 64 bits, pero cada uno de ellos concluyó que no era económicamente factible. En la reunión con HP, los ingenieros de Intel quedaron impresionados cuando Jerry Huck y Rajiv Gupta presentaron la arquitectura PA-WideWord que habían diseñado para reemplazar a PA-RISC. "Cuando vimos WideWord, vimos muchas cosas que solo habíamos estado viendo hacer, ya en todo su esplendor", dijo John Crawford de Intel, quien en 1994 se convirtió en el arquitecto principal de Merced., y que anteriormente se había opuesto a extender el x86 con P7. Gupta de HP recordó: "Miré a Albert Yu [gerente general de microprocesadores de Intel] a los ojos y le mostré que podíamos correr en círculos alrededor de PowerPC, que podíamos matar a PowerPC, que podíamos matar el x86." Pronto, Intel y HP comenzaron a realizar debates técnicos en profundidad en una oficina de HP, donde cada parte tenía seis ingenieros que intercambiaban y discutían sobre las características de ambas empresas. investigaciones arquitectónicas confidenciales. Entonces decidieron utilizar no solo PA-WideWord, sino también el HP Labs PlayDoh más experimental como fuente de su futura arquitectura conjunta. Convencidos de la superioridad del nuevo proyecto, en 1994 Intel canceló sus planes existentes para P7.

En junio de 1994, Intel y HP anunciaron su esfuerzo conjunto para crear una nueva ISA que adoptaría las ideas de Wide Word y VLIW. Yu declaró: "Si yo fuera un competidor, estaría muy preocupado". Si crees que tienes futuro, no lo tienes." Sobre el futuro del P7, Intel dijo que la alianza lo impactaría, pero "no está claro". si "abarcará completamente la nueva arquitectura". Más tarde, ese mismo mes, Intel dijo que algunas de las primeras funciones de la nueva arquitectura comenzarán a aparecer en los chips Intel a partir del P7, pero que la versión completa aparecerá un tiempo después. En agosto de 1994, EE Times informó que Intel les dijo a los inversores que P7 estaba siendo reevaluado y posiblemente cancelado a favor del procesador HP. Intel emitió de inmediato una aclaración, diciendo que P7 aún se está definiendo y que HP puede contribuir a su arquitectura. Más tarde se confirmó que el nombre en clave P7 efectivamente había pasado al procesador HP-Intel. A principios de 1996, Intel reveló su nuevo nombre en clave, Merced.

HP creía que ya no era rentable para empresas de sistemas empresariales individuales como ella misma desarrollar microprocesadores patentados, por lo que se asoció con Intel en 1994 para desarrollar la arquitectura IA-64, derivada de EPIC. Intel estaba dispuesto a emprender el enorme esfuerzo de desarrollo del IA-64 con la expectativa de que el microprocesador resultante fuera utilizado por la mayoría de los fabricantes de sistemas empresariales. HP e Intel iniciaron un gran esfuerzo de desarrollo conjunto con el objetivo de ofrecer el primer producto, Merced, en 1998.

Diseño y retrasos: 1994–2001

Merced fue diseñado por un equipo de 500 personas, que Intel admitió más tarde que carecían de experiencia, con muchos recién graduados universitarios. Crawford (Intel) fue el arquitecto principal, mientras que Huck (HP) ocupó el segundo puesto. Al principio del desarrollo, HP e Intel tuvieron un desacuerdo en el que Intel quería más hardware dedicado para más instrucciones de punto flotante. HP prevaleció tras el descubrimiento de un error de hardware de punto flotante en el Pentium de Intel. Cuando Merced se planeó por primera vez a mediados de 1996, resultó ser demasiado grande, "esto era mucho peor que todo lo que había visto antes", dijo Crawford. Los diseñadores tuvieron que reducir la complejidad (y, por lo tanto, el rendimiento) de los subsistemas, incluida la unidad x86 y reducir la caché L2 a 96 KB. Finalmente, se acordó que el objetivo de tamaño solo podría alcanzarse utilizando el proceso de 180 nm en lugar de los 250 nm previstos. Más tarde surgieron problemas con los intentos de acelerar las rutas críticas sin perturbar los otros circuitos. velocidad. Merced se grabó el 4 de julio de 1999 y en agosto Intel produjo el primer chip de prueba completo.

Las expectativas para Merced se desvanecieron con el tiempo a medida que surgieron demoras y deficiencias de rendimiento, cambiando el enfoque y la responsabilidad del éxito al segundo diseño de Itanium liderado por HP, cuyo nombre en código es McKinley. En julio de 1997, el cambio al proceso de 180 nm retrasó a Merced hasta la segunda mitad de 1999. Poco antes de la presentación de EPIC en el Foro de microprocesadores en octubre de 1997, un analista de Microprocessor Report dijo que Itanium "no mostrará el Rendimiento competitivo hasta 2001. Se necesitará la segunda versión del chip para que se muestre el rendimiento. En el foro, Fred Pollack de Intel originó la frase 'esperar a McKinley'. mantra cuando dijo que duplicará el rendimiento de Merced y 'te dejará boquiabierto', mientras utiliza el mismo proceso de 180 nm que Merced. Pollack también dijo que el rendimiento x86 de Merced será inferior al de los procesadores x86 más rápidos, y que x86 'seguirá creciendo a su ritmo histórico'. Intel dijo que IA-64 no tendrá mucha presencia en el mercado de consumo durante 5 a 10 años.

Más tarde se informó que la motivación de HP cuando comenzó a diseñar McKinley en 1996 fue tener más control sobre el proyecto para evitar problemas que afectaran el desempeño y el cronograma de Merced. El equipo de diseño finalizó los objetivos del proyecto de McKinley en 1997. A fines de mayo de 1998, Merced se retrasó hasta mediados de 2000 y, en agosto de 1998, los analistas cuestionaban su viabilidad comercial, dado que McKinley llegaría poco después con el doble de rendimiento, ya que los retrasos estaban causando que Merced se convirtiera simplemente en un vehículo de desarrollo para el ecosistema Itanium. El "esperar a McKinley" la narrativa se estaba volviendo predominante. El mismo día se informó que debido a los retrasos, HP extenderá su línea de procesadores de la serie PA-RISC PA-8000 desde PA-8500 hasta PA-8900. En octubre de 1998, HP anunció sus planes para cuatro generaciones más de procesadores PA-RISC, con el PA-8900 configurado para alcanzar los 1,2 GHz en 2003.

Para marzo de 1999, algunos analistas esperaban que Merced hiciera envíos en volumen solo en 2001, pero se esperaba que el volumen fuera bajo, ya que la mayoría de los clientes esperarían a McKinley. En mayo de 1999, dos meses antes del cierre de Merced, un analista dijo que si no se realizaba el cierre antes de julio, se produciría otro retraso. En julio de 1999, tras los informes de que el primer silicio se fabricaría a finales de agosto, los analistas predijeron un retraso hasta finales de 2000 y acordaron que Merced se utilizaría principalmente para depurar y probar el software IA-64. Linley Gwennap de MPR dijo de Merced que "en este momento, todos esperan que sea tarde y lento, y el verdadero avance provendrá de McKinley". Lo que esto hace es ejercer mucha más presión sobre McKinley y para que ese equipo entregue. Para entonces, Intel había revelado que Merced tendría un precio inicial de $5000. En agosto de 1999, HP aconsejó a algunos de sus clientes que se saltearan Merced y esperaran a McKinley. En julio de 2000, HP le decía a la prensa que los primeros sistemas Itanium serían para usos especializados y que 'No vas a poner estas cosas cerca de tu centro de datos durante varios años', HP esperando que sus sistemas Itanium superen en ventas a los sistemas PA-RISC recién en 2005. El mismo julio, Intel habló de otro retraso, debido a un cambio radical para corregir errores. Ahora solo los "sistemas piloto" se enviaría ese año, mientras que la disponibilidad general se retrasó hasta la "primera mitad de 2001". Los fabricantes de servidores habían renunciado en gran medida a gastar en investigación y desarrollo para los sistemas basados en Merced, y en su lugar utilizaron placas base o servidores completos con el diseño de Intel. Para fomentar un amplio ecosistema, a mediados de 2000, Intel había proporcionado 15 000 Itanium en 5000 sistemas a desarrolladores de software y diseñadores de hardware. En marzo de 2001, Intel dijo que los sistemas Itanium comenzarían a enviarse a los clientes en el segundo trimestre, seguidos de una implementación más amplia en la segunda mitad del año. Para entonces, incluso Intel reconoció públicamente que muchos clientes esperarán a McKinley.

Historial del pronóstico de ventas del Servidor de Itanium

Expectativas

Durante el desarrollo, Intel, HP y los analistas de la industria predijeron que IA-64 dominaría primero en servidores y estaciones de trabajo de 64 bits, luego se expandiría a los servidores de gama baja, suplantando a Xeon y finalmente penetraría en las computadoras personales, eventualmente para suplantar las arquitecturas RISC y de computación de conjunto de instrucciones complejas (CISC) para todas las aplicaciones de uso general, aunque no reemplaza a x86 "en el futuro previsible" según Intel. En 1997-1998, el director ejecutivo de Intel, Andy Grove, predijo que Itanium no llegará a las computadoras de escritorio durante cuatro o cinco años después del lanzamiento y dijo: "No veo que Merced aparezca en una computadora de escritorio convencional dentro de una década". 34;. Por el contrario, se esperaba que Itanium capturara el 70% del mercado de servidores de 64 bits en 2002. Ya en 1998, el enfoque de Itanium en el extremo superior del mercado de computadoras fue criticado por hacerlo vulnerable a los desafíos que se expandían desde el nivel inferior. segmentos del mercado final, pero muchas personas en la industria informática temían expresar dudas sobre Itanium por temor a las represalias de Intel. Compaq y Silicon Graphics decidieron abandonar un mayor desarrollo de las arquitecturas Alpha y MIPS respectivamente a favor de migrar a IA-64.

Varios grupos portaron sistemas operativos para la arquitectura, incluidos Microsoft Windows, OpenVMS, Linux, HP-UX, Solaris, Tru64 UNIX y Monterey/64. Los tres últimos fueron cancelados antes de llegar al mercado. Para 1997, era evidente que la arquitectura IA-64 y el compilador eran mucho más difíciles de implementar de lo que se pensaba originalmente, y el plazo de entrega de Merced comenzó a retrasarse.

Intel anunció el nombre oficial del procesador, Itanium, el 4 de octubre de 1999. En cuestión de horas, el nombre Itanic había sido acuñado en un grupo de noticias de Usenet, una referencia al RMS Titanic, el "insumergible" trasatlántico que se hundió en su viaje inaugural en 1912. "Itanic" Luego, The Register y otros lo utilizaron a menudo para dar a entender que la inversión multimillonaria en Itanium, y la exageración inicial asociada con ella, sería seguida por su desaparición relativamente rápida.

Itanio (Merced): 2001

Después de haber probado 40.000 chips para los socios, Intel lanzó Itanium el 29 de mayo de 2001, y los primeros sistemas OEM de HP, IBM y Dell se enviaron a los clientes en junio. Para entonces, el rendimiento de Itanium no era superior al de los procesadores RISC y CISC de la competencia. Itanium compitió en la gama baja (principalmente sistemas de cuatro CPU y más pequeños) con servidores basados en procesadores x86, y en la gama alta con procesadores IBM POWER y Sun Microsystems SPARC. Intel reposicionó Itanium para enfocarse en los mercados de computación HPC y de negocios de gama alta, intentando duplicar el exitoso sistema "horizontal" mercado (es decir, arquitectura única, múltiples proveedores de sistemas). El éxito de esta versión inicial del procesador se limitó a reemplazar el PA-RISC en los sistemas HP, Alpha en los sistemas Compaq y MIPS en los sistemas SGI, aunque IBM también entregó una supercomputadora basada en este procesador. POWER y SPARC se mantuvieron fuertes, mientras que la arquitectura x86 de 32 bits continuó creciendo en el espacio empresarial, aprovechando las economías de escala impulsadas por su enorme base instalada.

Solo se vendieron unos pocos miles de sistemas que usaban el procesador Itanium de Merced original, debido al rendimiento relativamente bajo, el alto costo y la disponibilidad limitada del software. Reconociendo que la falta de software podría ser un problema grave para el futuro, Intel puso a disposición de los proveedores de software independientes (ISV) miles de estos primeros sistemas para estimular el desarrollo. HP e Intel lanzaron al mercado el procesador Itanium 2 de próxima generación un año después. Pocas de las características microarquitectónicas de Merced se trasladarían a todos los diseños de Itanium posteriores, incluido el tamaño de caché L1 de 16+16 KB y la decodificación de instrucciones de 6 anchos (dos paquetes).

Itanium 2 (McKinley y Madison): 2002–2005

El procesador Itanium 2 se lanzó en julio de 2002 y se comercializó para servidores empresariales en lugar de para toda la gama de computación de alto nivel. El primer Itanium 2, con el nombre en código McKinley, fue desarrollado conjuntamente por HP e Intel, dirigido por el equipo de HP en Fort Collins, Colorado, y se grabó en diciembre de 2000. Alivió muchos de los problemas de rendimiento de el procesador Itanium original, que en su mayoría fueron causados por un subsistema de memoria ineficiente al reducir aproximadamente a la mitad la latencia y duplicar el ancho de banda de llenado de cada uno de los tres niveles de caché, mientras se expandía el caché L2 de 96 a 256 KB. Los datos de coma flotante se excluyen de la caché L1 porque el mayor ancho de banda de la caché L2 es más beneficioso para las aplicaciones típicas de coma flotante que la baja latencia. El caché L3 ahora estaba integrado en el chip, triplicando la asociatividad y duplicando el ancho del bus. McKinley también aumenta considerablemente la cantidad de posibles combinaciones de instrucciones en un paquete VLIW y alcanza un 25 % más de frecuencia, a pesar de tener solo ocho etapas de canalización en comparación con las diez de Merced.

McKinley contiene 221 millones de transistores (de los cuales 25 millones son para lógica y 181 millones para caché L3), mide 19,5 mm por 21,6 mm (421 mm²) y se fabricó en un proceso CMOS a granel de 180 nm con seis capas de metalización de aluminio. En mayo de 2003, se reveló que algunos procesadores McKinley pueden sufrir una errata de ruta crítica que conduce a la falla del sistema. Se puede evitar bajando la frecuencia del procesador a 800 MHz.

En 2003, AMD lanzó la CPU Opteron, que implementa su propia arquitectura de 64 bits llamada AMD64. El Opteron obtuvo una rápida aceptación en el espacio de servidores empresariales porque proporcionó una fácil actualización desde x86. Bajo la influencia de Microsoft, Intel respondió implementando la arquitectura del conjunto de instrucciones x86-64 de AMD en lugar de IA-64 en sus microprocesadores Xeon en 2004, lo que resultó en un nuevo estándar de facto para toda la industria..

En 2003, Intel lanzó un nuevo miembro de la familia Itanium 2, cuyo nombre en código era Madison, inicialmente con una frecuencia de hasta 1,5 GHz y 6 MB de caché L3. El chip Madison 9M lanzado en noviembre de 2004 tenía 9 MB de caché L3 y una frecuencia de hasta 1,6 GHz, alcanzando los 1,67 GHz en julio de 2005. Ambos chips usaban un proceso de 130 nm y eran la base de todos los nuevos Itanium. procesadores hasta que se lanzó Montecito en julio de 2006, específicamente Deerfield siendo un Madison de bajo voltaje, y Fanwood siendo una versión de Madison 9M para servidores de gama baja con uno o dos zócalos de CPU.

En noviembre de 2005, los principales fabricantes de servidores Itanium se unieron a Intel y varios proveedores de software para formar Itanium Solutions Alliance para promover la arquitectura y acelerar el esfuerzo de portabilidad de software. La Alianza anunció que sus miembros invertirían $ 10 mil millones en Itanium Solutions Alliance para fines de la década.

Itanium 2 9000 e Itanium 9100: 2006–2007

A principios de 2003, debido al éxito del POWER4 de doble núcleo de IBM, Intel anunció que el primer procesador Itanium de 90 nm, cuyo nombre en código es Montecito, se retrasará hasta 2005 para convertirlo en dual-core, fusionándolo así con el proyecto Chivano. En septiembre de 2004, Intel demostró un sistema Montecito en funcionamiento y afirmó que la inclusión de hiperprocesamiento aumenta el rendimiento de Montecito en un 10-20 % y que su frecuencia podría alcanzar los 2 GHz. Después de un retraso hasta "mediados de 2006" y reducción de la frecuencia a 1,6 GHz, el 18 de julio Intel entregó Montecito (comercializado como la serie Itanium 2 9000), un procesador de doble núcleo con subprocesos múltiples de eventos y cachés L2 divididos de 256 KB + 1 MB que duplicaron aproximadamente el rendimiento y redujeron el consumo de energía en aproximadamente un 20 por ciento. Con un tamaño de matriz de 596 mm² y 1720 millones de transistores, era el microprocesador más grande en ese momento. Se suponía que contaría con Foxton Technology, un regulador de frecuencia muy sofisticado, que no pasó la validación y, por lo tanto, no estaba habilitado para los clientes.

Intel lanzó la serie Itanium 9100, cuyo nombre en código es Montvale, en noviembre de 2007, retirando el "Itanium 2" marca. Originalmente destinado a utilizar el proceso de 65 nm, se cambió a una solución de Montecito, lo que permite la conmutación basada en la demanda (como EIST) y hasta 667 MT/s de bus frontal, que estaban destinados a Montecito, además de un core- paso de bloqueo de nivel. Montecito y Montvale fueron los últimos procesadores Itanium en los que el equipo de ingeniería de diseño de Hewlett-Packard en Fort Collins tuvo un papel clave, ya que el equipo fue transferido posteriormente a la propiedad de Intel.

Itanium 9300 (Tukwila): 2010

Intel Itanium 9300 CPU

Intel Itanium 9300 CPU LGA

Intel Itanium 9300 Socket Intel LGA 1248

Intel Itanium 9300 con tapa removida

El nombre en clave original del primer Itanium con más de dos núcleos era Tanglewood, pero se cambió a Tukwila a fines de 2003 debido a problemas de marca registrada. Intel discutió un "Itanium de mediados de la década" para suceder a Montecito, logrando diez veces el rendimiento de Madison. Estaba siendo diseñado por el famoso equipo DEC Alpha y se esperaba que tuviera ocho nuevos núcleos enfocados en subprocesos múltiples. Intel reclamó "mucho más de dos" núcleos y más de siete veces el rendimiento de Madison. A principios de 2004, Intel habló de 'planes para lograr hasta el doble de rendimiento que la familia de procesadores Intel Xeon a paridad de costos de plataforma para 2007'. A principios de 2005, se redefinió Tukwila, que ahora tiene menos núcleos pero se centra en el rendimiento de un solo subproceso y la escalabilidad de multiprocesador.

En marzo de 2005, Intel reveló algunos detalles de Tukwila, el próximo procesador Itanium después de Montvale, que se lanzará en 2007. Tukwila tendría cuatro núcleos de procesador y reemplazaría el bus Itanium con una nueva interfaz de sistema común, que también sería utilizado por un nuevo procesador Xeon. Tukwila iba a tener una "arquitectura de plataforma común" con un Xeon con nombre en código Whitefield, que se canceló en octubre de 2005, cuando Intel revisó la fecha de entrega de Tukwila para finales de 2008. En mayo de 2009, el cronograma de Tukwila se revisó nuevamente, con el lanzamiento a los OEM prevista para el primer trimestre de 2010. El procesador de la serie Itanium 9300, cuyo nombre en código es Tukwila, se lanzó el 8 de febrero de 2010, con mayor rendimiento y capacidad de memoria.

El dispositivo utiliza un proceso de 65 nm, incluye de dos a cuatro núcleos, hasta 24 MB de caché en el chip, tecnología Hyper-Threading y controladores de memoria integrados. Implementa corrección de datos de dispositivo doble, lo que ayuda a corregir errores de memoria. Tukwila también implementa Intel QuickPath Interconnect (QPI) para reemplazar la arquitectura basada en bus Itanium. Tiene un ancho de banda máximo entre procesadores de 96 GB/s y un ancho de banda máximo de memoria de 34 GB/s. Con QuickPath, el procesador tiene controladores de memoria integrados e interconecta la memoria directamente, utilizando interfaces QPI para conectarse directamente a otros procesadores y concentradores de E/S. QuickPath también se usa en los procesadores Intel x86-64 que usan la microarquitectura Nehalem, que posiblemente permitió a Tukwila y Nehalem usar los mismos conjuntos de chips. Tukwila incorpora dos controladores de memoria, cada uno de los cuales tiene dos enlaces a búferes de memoria escalables, que a su vez admiten múltiples DIMM DDR3, muy parecido al procesador Xeon basado en Nehalem cuyo nombre en código es Beckton.

HP frente a Oracle

Durante la demanda de apoyo Hewlett-Packard Co. v. Oracle Corp. de 2012, los documentos judiciales revelados por un juez del Tribunal del condado de Santa Clara revelaron que en 2008, Hewlett-Packard había pagado a Intel alrededor de $ 440 millones para seguir produciendo y actualizando los microprocesadores Itanium de 2009 a 2014. En 2010, las dos empresas firmaron otro acuerdo de 250 millones de dólares, que obligaba a Intel a seguir fabricando CPU Itanium para las máquinas de HP hasta 2017. Según los términos de los acuerdos, HP tuvo que pagar por los chips que obtiene de Intel, mientras que Intel lanza los chips Tukwila, Poulson, Kittson y Kittson+ en un intento por aumentar gradualmente el rendimiento de la plataforma.

Itanium 9500 (Poulson): 2012

Intel mencionó por primera vez a Poulson el 1 de marzo de 2005, en el Spring IDF. En junio de 2007, Intel dijo que Poulson usaría una tecnología de proceso de 32 nm, omitiendo el proceso de 45 nm. Esto fue necesario para ponerse al día después de que los retrasos de Itanium lo dejaran en 90 nm compitiendo contra procesadores de 65 nm y 45 nm.

En la ISSCC 2011, Intel presentó un documento llamado "Un procesador Itanium de 32 nm y 3100 millones de transistores de 12 problemas de ancho para servidores de misión crítica." El analista David Kanter especuló que Poulson usaría una nueva microarquitectura, con una forma más avanzada de subprocesos múltiples que utiliza hasta dos subprocesos, para mejorar el rendimiento de las cargas de trabajo de subprocesos únicos y subprocesos múltiples. También se dio a conocer cierta información en la conferencia Hot Chips.

La información presentaba mejoras en subprocesos múltiples, mejoras en la resiliencia (Intel Instruction Replay RAS) y algunas instrucciones nuevas (prioridad de subprocesos, instrucción de enteros, captura previa de caché y sugerencias de acceso a datos).

Poulson se lanzó el 8 de noviembre de 2012 como el procesador de la serie Itanium 9500. Es el procesador sucesor de Tukwila. Cuenta con ocho núcleos y tiene una arquitectura de 12 problemas de ancho, mejoras de subprocesos múltiples y nuevas instrucciones para aprovechar el paralelismo, especialmente en la virtualización. El tamaño de caché de Poulson L3 es de 32 MB y común para todos los núcleos, no dividido como antes. El tamaño de caché L2 es de 6 MB, 512 I KB, 256 D KB por núcleo. El tamaño del troquel es de 544 mm², menos que su predecesor Tukwila (698,75 mm²).

La Notificación de cambio de producto (PCN) 111456-01 de Intel enumera cuatro modelos de CPU de la serie Itanium 9500, que luego se eliminó en un documento revisado. Posteriormente, las piezas se enumeraron en la base de datos de hojas de datos de declaración de materiales (MDDS) de Intel. Intel publicó más tarde el manual de referencia de Itanium 9500.

Los modelos son los siguientes:

Número del procesador	Frecuencia	Cache
9520	1.73 GHz	20MB
9540	2.13 GHz	24MB
9550	2.40 GHz	32MB
9560	2.53 GHz	32MB

Itanium 9700 (Kittson): 2017

Intel se comprometió con al menos una generación más después de Poulson, mencionando por primera vez a Kittson el 14 de junio de 2007. Se suponía que Kittson estaría en un proceso de 22 nm y usaría el mismo zócalo y plataforma LGA2011 que Xeons. El 31 de enero de 2013, Intel publicó una actualización de sus planes para Kittson: tendría el mismo zócalo LGA1248 y el mismo proceso de 32 nm que Poulson, lo que detendría efectivamente cualquier desarrollo posterior de los procesadores Itanium.

En abril de 2015, Intel, aunque aún no había confirmado las especificaciones formales, sí confirmó que continuaba trabajando en el proyecto. Mientras tanto, la plataforma agresivamente multinúcleo Xeon E7 desplazó a las soluciones basadas en Itanium en la hoja de ruta de Intel. Incluso Hewlett-Packard, el principal defensor y cliente de Itanium, comenzó a vender servidores Superdome y NonStop basados en x86, y comenzó a tratar las versiones basadas en Itanium como productos heredados.

Intel lanzó oficialmente la familia de procesadores de la serie Itanium 9700 el 11 de mayo de 2017. Kittson no tiene mejoras en la microarquitectura con respecto a Poulson; a pesar de tener nominalmente un paso diferente, es funcionalmente idéntico a la serie 9500, incluso tiene exactamente los mismos errores, la única diferencia es la frecuencia más alta de 133 MHz de 9760 y 9750 sobre 9560 y 9550 respectivamente.

Intel anunció que la serie 9700 serán los últimos chips Itanium producidos.

Los modelos son:

Número del procesador	Cores	Panes	Frecuencia	Cache
9720	4	08	1.73 GHz	20 MB
9740	8	16	2.13 GHz	24 MB
9750	4	08	2.53 GHz	32 MB
9760	8	16	2.66 GHz	32 MB

Cuota de mercado

En comparación con su familia de procesadores de servidor Xeon, Itanium nunca fue un producto de alto volumen para Intel. Intel no publica cifras de producción, pero un analista de la industria estimó que la tasa de producción fue de 200.000 procesadores por año en 2007.

Según Gartner Inc., la cantidad total de servidores Itanium (no procesadores) vendidos por todos los proveedores en 2007 fue de aproximadamente 55.000. (No está claro si los servidores en clúster cuentan como un solo servidor o no). Esto se compara con 417 000 servidores RISC (repartidos entre todos los proveedores de RISC) y 8,4 millones de servidores x86. IDC informa que se vendieron un total de 184 000 sistemas basados en Itanium entre 2001 y 2007. Para el mercado combinado de sistemas POWER/SPARC/Itanium, IDC informa que POWER capturó el 42 % de los ingresos y SPARC capturó el 32 %, mientras que los ingresos del sistema basado en Itanium alcanzó el 26% en el segundo trimestre de 2008. Según un analista de IDC, en 2007, HP representó quizás el 80% de los ingresos de los sistemas Itanium. Según Gartner, en 2008, HP representó el 95% de las ventas de Itanium. Las ventas del sistema Itanium de HP alcanzaron una tasa anual de 4.400 millones de dólares a finales de 2008 y descendieron a 3.500 millones de dólares a finales de 2009. en comparación con una disminución del 35 % en los ingresos del sistema UNIX para Sun y una caída del 11 % para IBM, con un aumento de los ingresos del servidor x86-64 del 14 % durante este período.

En diciembre de 2012, IDC publicó un informe de investigación que indicaba que los envíos de servidores Itanium se mantendrían estables hasta 2016, con un envío anual de 26 000 sistemas (una disminución de más del 50 % en comparación con los envíos de 2008).

Soporte de hardware

Sistemas

Para 2006, HP fabricaba al menos el 80 % de todos los sistemas Itanium y vendió 7200 en el primer trimestre de 2006. La mayor parte de los sistemas vendidos fueron servidores empresariales y máquinas para computación técnica a gran escala, con un precio de venta promedio por sistema superior a los 200.000 dólares estadounidenses. Un sistema típico utiliza ocho o más procesadores Itanium.

Para 2012, solo unos pocos fabricantes ofrecían sistemas Itanium, incluidos HP, Bull, NEC, Inspur y Huawei. Además, Intel ofreció un chasis que los integradores de sistemas podrían utilizar para construir sistemas Itanium.

Para 2015, solo HP suministraba sistemas basados en Itanium. Con la división de HP a fines de 2015, los sistemas Itanium (con la marca Integrity) están a cargo de Hewlett-Packard Enterprise (HPE), con una actualización importante en 2017 (Integrity i6 y HP-UX 11i v3 Update 16). HPE también admite algunos otros sistemas operativos, incluidos Windows hasta Server 2008 R2, Linux, OpenVMS y NonStop. Itanium no se ve afectado por Spectre y Meltdown.

Conjuntos de chips

Antes de la serie 9300 (Tukwila), se necesitaban conjuntos de chips para conectarse a la memoria principal y los dispositivos de E/S, ya que el bus frontal al conjunto de chips era la única conexión fuera del procesador (excepto TAP (JTAG) y SMBus para depuración y configuración del sistema). Existieron dos generaciones de buses, el bus del sistema del procesador Itanium original (también conocido como bus Merced) tenía un ancho de datos de 64 bits y un reloj de 133 MHz con DDR (266 MT/s), pronto fue reemplazado por el bus del sistema del procesador Itanium 2 (también conocido como bus McKinley) de 128 bits y 200 MHz DDR (400 MT/s), que luego alcanzó 533 y 667 MT/ s. Se podían usar hasta cuatro CPU por bus individual, pero antes de la serie 9000, las velocidades de bus de más de 400 MT/s estaban limitadas a hasta dos procesadores por bus. Como ningún conjunto de chips Itanium podía conectarse a más de cuatro zócalos, los servidores de gama alta necesitaban múltiples conjuntos de chips interconectados.

El "Tukwila" El modelo de procesador Itanium se diseñó para compartir un conjunto de chips común con el procesador Intel Xeon EX (procesador Intel's Xeon diseñado para cuatro procesadores y servidores más grandes). El objetivo era agilizar el desarrollo del sistema y reducir los costos para los OEM de servidores, muchos de los cuales desarrollan servidores basados en Itanium y Xeon. Sin embargo, en 2013, este objetivo se retrasó para ser "evaluado para futuras oportunidades de implementación".

En los tiempos anteriores a los controladores de memoria en chip y QPI, los fabricantes de servidores empresariales diferenciaban sus sistemas al diseñar y desarrollar conjuntos de chips que conectaban el procesador con la memoria, las interconexiones y los controladores periféricos. "Servidor empresarial" se refería al entonces lucrativo segmento de mercado de servidores de gama alta con alta confiabilidad, disponibilidad y capacidad de servicio y, por lo general, más de 16 zócalos de procesador, lo que justificaba su precio al tener una arquitectura personalizada a nivel de sistema con sus propios conjuntos de chips en el centro, con capacidades mucho más allá ¿Qué "servidores de productos básicos" podría ofrecer. El desarrollo de un conjunto de chips cuesta decenas de millones de dólares y, por lo tanto, representó un gran compromiso con el uso de Itanium.

Ni Intel ni IBM desarrollarían conjuntos de chips Itanium 2 para admitir tecnologías más nuevas como DDR2 o PCI Express. Antes de "Tukwila" se alejó del FSB, todos los proveedores de servidores Itanium, como HP, Fujitsu, SGI, NEC e Hitachi, fabricaron conjuntos de chips compatibles con dichas tecnologías.

Inteligencia

La primera generación de Itanium no recibió conjuntos de chips específicos de proveedores, solo el 460GX de Intel que consta de diez chips distintos. Admitía hasta cuatro CPU y 64 GB de memoria a 4,2 GB/s, que es el doble del ancho de banda del bus del sistema. Las direcciones y los datos eran manejados por dos chips diferentes. 460GX tenía un bus de gráficos AGP X4, dos buses PCI de 66 MHz y 64 bits y bus(es) PCI configurable(s) de 33 MHz dual de 32 bits o único(s) de 64 bits.

Hubo muchos diseños de conjuntos de chips personalizados para Itanium 2, pero muchos proveedores más pequeños optaron por utilizar el conjunto de chips E8870 de Intel. Admite 128 GB de DDR SDRAM a 6,4 GB/s. Originalmente fue diseñado para la memoria serial Rambus RDRAM, pero cuando RDRAM no tuvo éxito, Intel agregó cuatro chips convertidores DDR SDRAM a RDRAM al conjunto de chips. Cuando Intel había fabricado anteriormente un convertidor de este tipo para los conjuntos de chips Pentium III 820 y 840, redujo drásticamente el rendimiento. E8870 proporciona ocho buses PCI-X de 133 MHz (4,2 GB/s en total debido a cuellos de botella) y un concentrador ICH4 con seis puertos USB 2.0. Se pueden vincular dos E8870 mediante dos conmutadores de puerto de escalabilidad E8870SP, cada uno con un filtro snoop de 1 MB (~200 000 líneas de caché), para crear un sistema de 8 zócalos con el doble de memoria y capacidad PCI-X, pero aún así solo un ICH4. Se planeó una mayor expansión a 16 enchufes. En 2004, Intel reveló planes para su próximo conjunto de chips Itanium, con nombre en código Bayshore, para admitir memoria PCI-e y DDR2, pero lo canceló el mismo año.

Hewlett-Packard

HP ha diseñado cuatro conjuntos de chips diferentes para Itanium 2: zx1, sx1000, zx2 y sx2000. Todos admiten 4 zócalos por conjunto de chips, pero sx1000 y sx2000 admiten la interconexión de hasta 16 conjuntos de chips para crear un sistema de hasta 64 zócalos. Como se desarrolló en colaboración con el desarrollo de Itanium 2, iniciando el primer Itanium 2 en febrero de 2001, zx1 se convirtió en el primer conjunto de chips Itanium 2 disponible y más tarde en 2004 también el primero en admitir 533 MT/s FSB. En su versión básica de dos chips, proporciona directamente cuatro canales de memoria DDR-266, lo que brinda 8,5 GB/s de ancho de banda y 32 GB de capacidad (a través de 12 ranuras DIMM). En las versiones con placas de expansión de memoria, el ancho de banda de la memoria alcanza los 12,8 GB/s, mientras que la capacidad máxima para los expansores de 48 DIMM de dos placas iniciales era de 96 GB, y el expansor de 32 DIMM de placa única posterior hasta 128 GB. La latencia de la memoria aumenta en 25 nanosegundos desde 80 ns debido a los expansores. Ocho enlaces independientes se dirigieron al PCI-X y otros dispositivos periféricos (por ejemplo, AGP en estaciones de trabajo), con un total de 4 GB/s.

El primer conjunto de chips Itanium de gama alta de HP fue el sx1000, lanzado a mediados de 2003 con el servidor insignia Integrity Superdome. Tiene dos buses frontales independientes, cada bus admite dos zócalos, lo que proporciona 12,8 GB/s de ancho de banda combinado desde los procesadores hasta el conjunto de chips. Tiene cuatro enlaces a búferes de memoria de solo datos y admite 64 GB de memoria de 125 MHz diseñada por HP a 16 GB/s. Los componentes anteriores forman una placa del sistema denominada célula. Dos celdas se pueden conectar directamente entre sí para crear un sistema sin cola de 8 enchufes. Para conectar cuatro celdas, se necesita un par de interruptores de barra cruzada de 8 puertos (que agregan 64 ns a los accesos de memoria entre celdas), mientras que se necesitan cuatro pares de interruptores de barra cruzada para el sistema de gama alta de 16 celdas (64 enchufes), dando 32 GB/s de ancho de banda de bisección. Las celdas mantienen la coherencia de la memoria caché a través de directorios en memoria, lo que hace que la latencia mínima de la memoria sea de 241 ns. La latencia de la memoria más remota (NUMA) es de 463 ns. El ancho de banda por celda para los subsistemas de E/S es de 2 GB/s, a pesar de la presencia de 8 GB/s de buses PCI-X en cada subsistema de E/S.

HP lanzó el sx2000 en marzo de 2006 para suceder al sx1000. Sus dos FSB operan a 533 MT/s. Admite hasta 128 GB de memoria a 17 GB/s. La memoria es de diseño personalizado de HP, usando el protocolo DDR2, pero el doble de alto que los módulos estándar y con dirección redundante y contactos de señal de control. Para la comunicación entre chipsets, 25,5 GB/s está disponible en cada sx2000 a través de sus tres enlaces seriales que pueden conectarse a un conjunto de tres barras transversales independientes, que se conectan a otras celdas o hasta otros 3 conjuntos de 3 barras transversales. Las configuraciones multicelda son las mismas que con sx1000, excepto que el paralelismo de los conjuntos de barras cruzadas se ha aumentado de 2 a 3. La configuración máxima de 64 sockets tiene 72 GB/s de ancho de banda de bisección sostenible. La conexión del conjunto de chips a su módulo de E/S ahora es en serie con un pico de 8,5 GB/s y un ancho de banda sostenido de 5,5 GB/s, el módulo de E/S tiene 12 buses PCI-X de hasta 266 MHz o 6 buses PCI-X y 6 ranuras PCIe 1.1 ×8. Es el último conjunto de chips compatible con los procesadores PA-RISC de HP (PA-8900).

HP lanzó los primeros servidores basados en zx2 en septiembre de 2006. zx2 puede operar el FSB a 667 MT/s con dos CPU o 533 MT/s con cuatro CPU. Se conecta a la memoria DDR2 directamente, admitiendo 32 GB a hasta 14,2 GB/s, o a través de placas de expansión, admitiendo hasta 384 GB a 17 GB/s. La latencia mínima de página abierta es de 60 a 78 ns. Los 9,8 GB/s están disponibles a través de ocho enlaces independientes a los adaptadores de E/S, que pueden incluir PCIe ×8 o PCI-X de 266 MHz.

Otros

En mayo de 2003, IBM lanzó el conjunto de chips XA-64 para Itanium 2. Utilizaba muchas de las mismas tecnologías que las dos primeras generaciones de conjuntos de chips XA-32 para Xeon, pero en el momento de la tercera generación XA-32 IBM había decidió descontinuar sus productos Itanium. XA-64 admitía 56 GB de DDR SDRAM en 28 ranuras a 6,4 GB/s, aunque debido a los cuellos de botella, solo 3,2 GB/s podían ir a la CPU y otros 2 GB/s a los dispositivos para un total de 5,2 GB/s. El cuello de botella de la memoria de la CPU se mitigó con una memoria caché DRAM L4 de 64 MB fuera del chip, que también funcionaba como un filtro de intrusión en sistemas de conjuntos de chips múltiples. El ancho de banda combinado de los cuatro buses PCI-X y otras E/S tiene un cuello de botella de 2 GB/s por conjunto de chips. Se pueden conectar dos o cuatro conjuntos de chips para formar un sistema de 8 o 16 zócalos.

Las supercomputadoras y servidores Altix de SGI usaban el conjunto de chips SHUB (Super-Hub), que admite dos sockets Itanium 2. La versión inicial usaba memoria DDR a través de cuatro buses para un ancho de banda de hasta 12,8 GB/s y hasta 32 GB de capacidad en 16 ranuras. Un canal XIO de 2,4 GB/s conectado a un módulo con hasta seis buses PCI-X de 64 bits y 133 MHz. Los SHUB se pueden interconectar mediante los planos de enlace dual NUMAlink4 de 6,4 GB/s para crear un sistema de imagen única coherente con caché de 512 sockets. Un caché para el directorio de coherencia en memoria ahorra ancho de banda de memoria y reduce la latencia. La latencia a la memoria local es de 132 ns, y cada cruce de un enrutador NUMAlink4 agrega 50 ns. Los módulos de E/S con cuatro buses PCI-X de 133 MHz se pueden conectar directamente a la red NUMAlink4. El conjunto de chips SHUB 2.0 de segunda generación de SGI admitía hasta 48 GB de memoria DDR2, 667 MT/s FSB y podía conectarse a módulos de E/S que proporcionaban PCI Express. Admite solo cuatro subprocesos locales, por lo que cuando tiene dos CPU de doble núcleo por conjunto de chips, Hyper-Threading debe estar deshabilitado.

Soporte de software

Unix

• HP-UX 11 (apodado hasta 2025)

BSD

• NetBSD (un puerto de nivel II que "es un esfuerzo de trabajo en progreso para pasar NetBSD a la familia Itanium de procesadores. Actualmente no hay versión formal disponible.")
• FreeBSD (sin apoyo desde el 31 de octubre de 2018)

Linux

El Proyecto Trillian fue un esfuerzo de un consorcio industrial para migrar el kernel de Linux al procesador Itanium. El proyecto comenzó en mayo de 1999 con el objetivo de lanzar la distribución a tiempo para el lanzamiento inicial de Itanium, entonces programado para principios de 2000. A fines de 1999, el proyecto incluía a Caldera Systems, CERN, Cygnus Solutions, Hewlett-Packard, IBM, Intel, Red Hat, SGI, SuSE, TurboLinux y VA Linux Systems. El proyecto lanzó el código resultante en febrero de 2000. El código luego se convirtió en parte del núcleo principal de Linux más de un año antes del lanzamiento del primer procesador Itanium. El proyecto Trillian pudo hacer esto por dos razones:

• el compilador GCC de código libre y abierto ya se había mejorado para apoyar la arquitectura Itanium.
• un simulador de código libre y abierto se había desarrollado para simular un procesador Itanium en un ordenador existente.

Después de completar con éxito el Proyecto Trillian, el kernel Linux resultante fue utilizado por todos los fabricantes de sistemas Itanium (HP, IBM, DELL, SGI, Fujitsu, Unisys, Hitachi y Groupe Bull). Con la notable excepción de HP, Linux es el sistema operativo principal o el único sistema operativo que el fabricante admite para Itanium. El soporte continuo de software gratuito y de código abierto para Linux en Itanium se fusionó posteriormente en Gelato.

Soporte de distribución

En 2005, Fedora Linux comenzó a agregar soporte para Itanium y Novell agregó soporte para SUSE Linux. En 2007, CentOS agregó soporte para Itanium en una nueva versión.

• Gentoo Linux
• Debian (sin soporte desde Debian 8; según se informa, Debian 10 fue portado a Itanium)
• Red Hat Enterprise Linux (sin soporte desde RHEL 6, tenía soporte en RHEL 5 hasta 2017, que apoyó otras plataformas hasta el 30 de noviembre de 2020)
• SUSE Linux 11 (apodado hasta 2019, para otras plataformas SUSE 11 es compatible con 2022).

Desactivación

En 2009, Red Hat eliminó la compatibilidad con Itanium en Enterprise Linux 6. Ubuntu 10.10 eliminó la compatibilidad con Itanium. En 2021, Linus Torvalds marcó el código Itanium como huérfano. Torvalds dijo:

"HPE ya no acepta órdenes para el nuevo hardware Itanium, e Intel dejó de aceptar órdenes hace un año. Aunque la información sigue siendo oficialmente fichas de envío hasta el 29 de julio de 2021, es poco probable que existan tales órdenes. Está muerto, Jim."

Microsoft Windows

• Windows XP 64-Bit Edition (sin soporte desde el 30 de junio de 2005)
• Windows Server 2003 (sin soporte desde el 14 de julio de 2015)
• Windows Server 2008 (sólo pagó actualizaciones de seguridad extendida soporte hasta el 10 de enero de 2023, o gratuito para clientes de Azure hasta el 9 de enero de 2024)
• Windows Server 2008 R2 (sólo pagó actualizaciones de seguridad extendida soporte hasta el 10 de enero de 2023; última versión de Windows para apoyar procesadores de Itanium)

Abrir VMS

En 2001, Compaq anunció que OpenVMS se trasladaría a la arquitectura Itanium. Esto condujo a la creación de las versiones V8.x de OpenVMS, que admiten servidores HPE Integrity basados en Itanium y hardware DEC Alpha. Desde que comenzó el esfuerzo de portabilidad de Itanium, la propiedad de OpenVMS se transfirió de Compaq a HP en 2001 y luego a VMS Software Inc. (VSI) en 2014. Los lanzamientos destacados incluyen:

• V8.0 (2003) - Primera liberación previa de OpenVMS en Itanium disponible fuera de HP.
• V8.2 (2005) - Primera liberación de OpenVMS en Itanium.
• V8.4 (2010) - Comunicado final de OpenVMS apoyado por HP. El apoyo terminó el 31 de diciembre de 2020.
• V8.4-2L3 (2021) - Comunicado final de OpenVMS sobre Itanium apoyado por VSI. El apoyo termina el 31 de diciembre de 2028.

Se eliminó la compatibilidad con Itanium en las versiones V9.x de OpenVMS, que se ejecutan solo en x86-64.

Sistema operativo continuo

El sistema operativo NonStop se transfirió del hardware basado en MIPS a Itanium en 2005. El sistema operativo NonStop se transfirió posteriormente a x86-64 en 2015. Las ventas del hardware NonStop basado en Itanium terminaron en 2020 y el soporte finalizó en 2025.

Compilador

En 2005, se mejoró la compatibilidad con Itanium en GCC, que se utiliza para compilar Linux.

GNU Compiler Collection dejó de admitir IA-64 en GCC 10, luego de que Intel anunciara la eliminación planificada de este ISA. LLVM (Clang) dejó de admitir Itanium en la versión 2.6.

Virtualización y emulación

HP vende una tecnología de virtualización para Itanium llamada Integrity Virtual Machines.

La emulación es una técnica que permite que una computadora ejecute código binario que fue compilado para un tipo diferente de computadora. Antes de la adquisición de QuickTransit por parte de IBM en 2009, el software binario de aplicación para IRIX/MIPS y Solaris/SPARC podía ejecutarse a través de un tipo de emulación denominada "traducción binaria dinámica" en Linux/Itanium. De manera similar, HP implementó un método para ejecutar PA-RISC/HP-UX en Itanium/HP-UX a través de la emulación, para simplificar la migración de sus clientes de PA-RISC al conjunto de instrucciones radicalmente diferente de Itanium. Los procesadores Itanium también pueden ejecutar el entorno de mainframe GCOS de Groupe Bull y varios sistemas operativos x86 a través de simuladores de conjuntos de instrucciones.

Competencia

Gráfico de área que muestra la representación de diferentes familias de micro-
procesadores en la lista de clasificación TOP500 de supercomputadores (1993–2019)

Itanium estaba dirigido a los mercados de servidores empresariales y computación de alto rendimiento (HPC). Otras líneas de procesadores enfocados en HPC y empresas incluyen los procesadores SPARC de Oracle y Fujitsu y los microprocesadores Power de IBM. Medido por la cantidad vendida, la competencia más seria de Itanium provino de los procesadores x86-64, incluida la propia línea Xeon de Intel y la línea Opteron de AMD. Desde 2009, la mayoría de los servidores se enviaron con procesadores x86-64.

En 2005, los sistemas Itanium representaron alrededor del 14 % de los ingresos de los sistemas HPC, pero el porcentaje disminuyó a medida que la industria cambió a clústeres x86-64 para esta aplicación.

Un informe de Gartner de octubre de 2008 sobre el procesador Tukwila afirmaba que "... la hoja de ruta futura para Itanium parece tan sólida como la de cualquier otro RISC como Power o SPARC."

Superordenadores y computación de alto rendimiento

Una computadora basada en Itanium apareció por primera vez en la lista de las supercomputadoras TOP500 en noviembre de 2001. La mejor posición jamás alcanzada por un sistema basado en Itanium 2 en la lista fue la número 2, lograda en junio 2004, cuando Thunder (Laboratorio Nacional Lawrence Livermore) entró en la lista con un Rmax de 19,94 Teraflops. En noviembre de 2004, Columbia ingresó a la lista en el n.° 2 con 51,8 teraflops, y hubo al menos una computadora basada en Itanium entre las 10 principales desde entonces hasta junio de 2007. El número máximo de máquinas basadas en Itanium en la lista se produjo en el lista de noviembre de 2004, en 84 sistemas (16,8%); en junio de 2012, se había reducido a un sistema (0,2 %) y ningún sistema Itanium permanecía en la lista en noviembre de 2012.

Procesadores

Procesadores lanzados

Itanium 2 mx2 'Hondo' (Top)

Itanium 2 mx2 'Hondo' (Bottom)

Los procesadores Itanium muestran una progresión en la capacidad. Merced fue una prueba de concepto. McKinley mejoró drásticamente la jerarquía de la memoria y permitió que Itanium se volviera razonablemente competitivo. Madison, con el cambio a un proceso de 130 nm, permitió suficiente espacio de caché para superar los principales cuellos de botella de rendimiento. Montecito, con un proceso de 90 nm, permitió una implementación de doble núcleo y una importante mejora en el rendimiento por vatio. Montvale agregó tres nuevas características: bloqueo de nivel de núcleo, conmutación basada en la demanda y frecuencia de bus frontal de hasta 667 MHz.

Recepción del mercado

Mercado de servidores de gama alta

HP zx6000 tablero de sistema con procesadores duales Itanium 2

Itanio 2 en 2003

Cuando se lanzó por primera vez en 2001, el rendimiento de Itanium fue decepcionante en comparación con los procesadores RISC y CISC mejor establecidos. La emulación para ejecutar aplicaciones y sistemas operativos x86 existentes era particularmente deficiente, con un punto de referencia en 2001 que informó que, en el mejor de los casos, era equivalente a un Pentium de 100 MHz en este modo (los Pentium de 1,1 GHz estaban en el mercado en ese momento). Itanium no logró avances significativos contra IA-32 o RISC, y sufrió aún más tras la llegada de los sistemas x86-64 que ofrecían una mayor compatibilidad con las aplicaciones x86 más antiguas.

En un artículo de 2009 sobre la historia del procesador: "Cómo el Itanium acabó con la industria informática" — el periodista John C. Dvorak informó "Este sigue siendo uno de los grandes fiascos de los últimos 50 años". La columnista de tecnología Ashlee Vance comentó que los retrasos y el bajo rendimiento "convirtieron el producto en una broma en la industria de los chips". En una entrevista, Donald Knuth dijo: "Se suponía que el enfoque de Itanium... era fantástico, hasta que resultó que los compiladores deseados eran básicamente imposibles de escribir".

Tanto Red Hat como Microsoft anunciaron planes para eliminar el soporte de Itanium en sus sistemas operativos debido a la falta de interés del mercado; sin embargo, otras distribuciones de Linux como Gentoo y Debian permanecen disponibles para Itanium. El 22 de marzo de 2011, Oracle Corporation anunció que ya no desarrollaría nuevos productos para HP-UX en Itanium, aunque continuaría brindando soporte para los productos existentes. Luego de este anuncio, HP demandó a Oracle por incumplimiento de contrato, argumentando que Oracle había violado las condiciones impuestas durante el acuerdo sobre la contratación de Oracle del ex CEO de HP, Mark Hurd, como su co-CEO, requiriendo que el proveedor brindara soporte a Itanium en su software y #34;hasta el momento en que HP suspenda las ventas de sus servidores basados en Itanium", y que la infracción haya dañado su negocio. En 2012, un tribunal falló a favor de HP y ordenó a Oracle que reanudara su soporte para Itanium. En junio de 2016, Hewlett-Packard Enterprise (el sucesor corporativo del negocio de servidores de HP) recibió $3 mil millones en daños por la demanda. Oracle apeló sin éxito la decisión ante el Tribunal de Apelaciones de California en 2021.

Un exfuncionario de Intel informó que el negocio de Itanium se había vuelto rentable para Intel a fines de 2009. En 2009, el chip se implementó casi por completo en servidores fabricados por HP, que tenía más del 95 % de la participación en el mercado de servidores Itanium, lo que hizo que el Sistema operativo principal para Itanium HP-UX. El 22 de marzo de 2011, Intel reafirmó su compromiso con Itanium con múltiples generaciones de chips en desarrollo y según lo programado.

Otros mercados

HP zx6000, una estación de trabajo Unix basada en Itanium 2

Aunque Itanium logró un éxito limitado en el nicho de mercado de la computación de alta gama, Intel esperaba originalmente que encontraría una aceptación más amplia como reemplazo de la arquitectura x86 original.

AMD eligió una dirección diferente, diseñando el menos radical x86-64, una extensión de 64 bits de la arquitectura x86 existente, que luego admitió Microsoft, lo que obligó a Intel a introducir las mismas extensiones en sus propios procesadores basados en x86. Estos diseños pueden ejecutar aplicaciones de 32 bits existentes a la velocidad del hardware nativo, al mismo tiempo que ofrecen soporte para direccionamiento de memoria de 64 bits y otras mejoras para nuevas aplicaciones. Esta arquitectura ahora se ha convertido en la arquitectura predominante de 64 bits en el mercado de computadoras de escritorio y portátiles. Aunque algunas estaciones de trabajo basadas en Itanium fueron introducidas inicialmente por empresas como SGI, ya no están disponibles.

Cronología

1989

• HP comienza a investigar EPIC.

1994

• Junio: HP e Intel anuncian asociación.

1995

• Septiembre: HP, Novell y SCO anuncian planes para un "sistema operativo UNIX de alto volumen" para entregar "computación en red de 64 bits en la arquitectura HP/Intel".

1996

• Octubre: Compaq anuncia que utilizará IA-64.

1997

• Junio: IDC predice que las ventas de sistemas IA-64 alcanzarán $38bn/yr para 2001.
• Octubre: Dell anuncia que usará IA-64.
• Diciembre: Intel y Sun anuncian el esfuerzo conjunto para port Solaris a IA-64.

1998

• Marzo: SCO admite que la alianza HP/SCO Unix está muerta.
• Junio: IDC predice que las ventas de sistemas IA-64 alcanzarán $30bn/yr para 2001.
• Junio: Intel anuncia Merced se retrasará, de la segunda mitad de 1999 a la primera mitad de 2000.
• Septiembre: IBM anuncia que construirá máquinas basadas en Merced.
• Octubre: El proyecto Monterey se forma para crear un UNIX común para IA-64.

1999

• Febrero: Proyecto Trillian se forma para portar Linux a IA-64.
• Agosto: IDC predice que las ventas de sistemas IA-64 alcanzarán $25bn/yr para 2002.
• Octubre: Intel anuncia el Itanium nombre.
• Octubre: el término Itanic se utiliza primero en El Registro.

2000

• Febrero: Proyecto Trillian entrega código fuente.
• Junio: IDC predice que las ventas de sistemas Itanium alcanzarán $25bn/yr para 2003.
• Julio: Sol e Intel gotean planes Solaris-on-Itanium.
• Agosto: AMD libera especificación para x86-64, un conjunto de extensiones de 64 bits a la propia arquitectura x86 de Intel con la intención de competir con IA-64. Eventualmente comercializará esto bajo el nombre "AMD64".

2001

• Junio: IDC predice que las ventas de sistemas de Itanium alcanzarán $15bn/yr para 2004.
• Junio: El proyecto Monterey muere.
• Julio: Itanium es liberado.
• Octubre: IDC predice que las ventas de sistemas de Itanium alcanzarán $12bn/yr para finales de 2004.
• Noviembre: El 320-procesador Titan AHORA de IBM en el Centro Nacional para Aplicaciones Supercomputadoras está listado en la lista TOP500 en la posición #34.
• Noviembre: Compaq retrasa Itanium Product release due to problems with processor.
• Diciembre: Gelato está formado.

2002

• March: IDC predicts Itanium systems sales will reach $5bn/yr by end 2004.
• Junio: Itanium 2 es liberado.

2003

• Abril: IDC predice que las ventas de sistemas de Itanium alcanzarán $9bn/yr para finales de 2007.
• Abril: AMD libera Opteron, el primer procesador con extensiones x86-64.
• Junio: Intel libera el Itanium "Madison" 2.

2004

• Febrero: Intel anuncia que ha estado trabajando en su propia implementación x86-64 (que eventualmente comercializará bajo el nombre "Intel 64").
• Junio: Intel libera su primer procesador con extensiones x86-64, un procesador Xeon codificado "Nocona".
• Junio: Thunder, un sistema en LLNL con 4096 procesadores Itanium 2, se encuentra en la lista TOP500 en la posición #2.
• Noviembre: Columbia, un SGI Altix 3700 con 10160 procesadores Itanium 2 en el Centro de Investigación de Ames de la NASA, aparece en la lista TOP500 en la posición #2.
• Diciembre: Las ventas del sistema Itanium para 2004 alcanzan $1.4bn.

2005

• Enero: puertos HP OpenVMS a Itanium
• Febrero: IBM server design drops Itanium support.
• June: An Itanium 2 sets a record SPECfp2000 result of 2,801 in a Hitachi, Ltd. Hoja de computación.
• Septiembre: Se forma Itanium Solutions Alliance.
• Septiembre: Dell sale del negocio de Itanium.
• Octubre: Las ventas del servidor de Itanium alcanzan $619M/quarter en el tercer trimestre.
• Octubre: Intel anuncia retrasos de un año para Montecito, Montvale y Tukwila.

2006

• Enero: Itanium Solutions Alliance anuncia una inversión colectiva de $10bn en Itanium para 2010.
• Febrero: IDC predice que las ventas de sistemas de Itanium alcanzarán $6.6bn/yr para 2009.
• Julio: Intel libera la serie dual "Montecito" Itanium 2 9000.

2007

• Abril: CentOS (RHEL-clone) coloca soporte de Itanium en espera para la versión 5.0.
• Octubre: Intel libera la serie "Montvale" Itanium 2 9100.
• Noviembre: Intel renombra a la familia de Itanium 2 volver a Itanium.

2009

• Diciembre: Rojo Hat anuncia que está bajando el soporte para Itanium en la próxima versión de su OS empresarial, Red Hat Enterprise Linux 6.

2010

• Febrero: Intel anuncia la serie "Tukwila" Itanium 9300.
• Abril: Microsoft anuncia la eliminación del soporte para Itanium.
• Octubre: Intel anuncia nuevas versiones de Intel C++ Compiler e Intel Fortran Compiler para x86/x64, mientras que el soporte de Itanium solo está disponible en versiones anteriores.

2011

• Marzo: Oracle Corporation anuncia que dejará de desarrollar software de aplicaciones, middleware y Oracle Linux para el Itanium.
• Marzo: Intel y HP reiteran su apoyo a Itanium.
• Abril: Huawei e Inspur anuncian que desarrollarán servidores Itanium.

2012

• Febrero: Los documentos de la corte fueron liberados de un caso entre HP y Oracle Corporation que dio a entender que HP estaba pagando Intel $690 millones para mantener Itanium en soporte vital.
• SAP suspende el apoyo a los objetos empresariales en Itanium.
• Septiembre: En respuesta a un fallo judicial, Oracle restituye el soporte para el software Oracle en hardware de Itanium.

2013

• Enero: Intel cancela a Kittson como un loquero de 22 nm de Poulson, moviéndolo en lugar de su proceso de 32 nm.
• Noviembre: HP anuncia que sus servidores NonStop comenzarán a usar chips Intel 64 (x86-64).

2014

• Julio: VMS Software Inc (VSI) anuncia que OpenVMS será portado a x86-64.
• Diciembre: HP anuncia que su próxima generación de servidores Superdome X y Nonstop X estarían equipados con procesadores Intel Xeon, y no Itanium. Mientras HP sigue vendiendo y ofreciendo soporte para la cartera de Integridad basada en Itanium, la introducción de un modelo basado totalmente en fichas Xeon marca el final de una era.

2017

• Febrero: versiones de prueba de naves Intel de Kittson, el primer nuevo chip de Itanium desde 2012.
• Mayo: Kittson naves formalmente en volumen como la serie Itanium 9700. Intel afirma que Kittson es la última generación de Itanio.

2019

• Enero: Intel anuncia el fin de vida de Itanium con pedidos adicionales aceptados hasta enero de 2020 y los últimos envíos a más tardar en julio de 2021.

2020

• Hewlett Packard Enterprise (HPE) está aceptando los últimos pedidos para los últimos servidores Itanium i6 el 31 de diciembre de 2020.

2021

• Febrero: Linus Torvalds marca el puerto Itanium de Linux como huérfano. "HPE ya no acepta pedidos para nuevos hardware Itanium, e Intel dejó de aceptar órdenes hace un año. Aunque Intel sigue siendo oficialmente fichas de envío hasta el 29 de julio de 2021, es poco probable que existan tales órdenes. Está muerto, Jim."
• 29 de julio: final oficial de la vida.