DRAM XDR2

XDR2 DRAM era un tipo propuesto de memoria dinámica de acceso aleatorio ofrecido por Rambus. Se anunció el 7 de julio de 2005 y cuya especificación se publicó el 26 de marzo de 2008. Rambus ha diseñado XDR2 como una evolución y sucesor de XDR DRAM.

La DRAM XDR2 está diseñada para su uso en tarjetas gráficas y equipos de red de alta gama.

Como empresa de semiconductores sin fábrica, Rambus solo produce un diseño; debe llegar a acuerdos con fabricantes de memorias para producir chips DRAM XDR2, y ha habido una notable falta de interés en hacerlo.

Cambios desde XDR DRAM

Señalización

Además de una velocidad de reloj más alta (hasta 800 MHz), las líneas de datos diferenciales XDR2 transfieren datos a 16 veces la velocidad del reloj del sistema, transfiriendo 16 bits por pin por ciclo de reloj. Esta "tasa de datos hexadecimal" es el doble del multiplicador 8× de XDR. El tamaño básico de la ráfaga también se ha duplicado.

A diferencia de XDR, los comandos de memoria también se transmiten a través de enlaces diferenciales punto a punto a esta alta velocidad de datos. El bus de comando varía entre 1 y 4 bits de ancho. Aunque cada bit requiere 2 cables, esto sigue siendo menos que el bus de solicitud XDR de 12 cables, pero debe crecer con la cantidad de chips direccionados.

Micro-roscado

Existe un límite básico con respecto a la frecuencia con la que se pueden recuperar datos de la fila actualmente abierta. Normalmente es de 200 MHz para SDRAM estándar y de 400 a 600 MHz para memoria gráfica de alto rendimiento. El aumento de la velocidad de la interfaz requiere recuperar bloques de datos más grandes para mantener la interfaz ocupada sin violar el límite de frecuencia interna de la DRAM. A 16×800 MHz, para mantenerse dentro de una velocidad de acceso a la columna de 400 MHz se requeriría una transferencia en ráfaga de 32 bits. Multiplicado por un chip de 32 bits de ancho, se obtiene una recuperación mínima de 128 bytes, un tamaño inconveniente para muchas aplicaciones.

Los chips de memoria típicos están divididos internamente en 4 cuadrantes, con las mitades izquierda y derecha conectadas a diferentes mitades del bus de datos, y las mitades superior o inferior se seleccionan por número de banco. (Por lo tanto, en una DRAM típica de 8 bancos, habría 4 medios bancos por cuadrante). XDR2 permite direccionar cada cuadrante de forma independiente, de modo que las dos mitades del bus de datos puedan recuperar datos de diferentes bancos. Además, los datos obtenidos de cada medio banco son sólo la mitad de los que se necesitan para mantener lleno el bus de datos; se deberán alternar los accesos a un semibanco superior con el acceso a un semibanco inferior.

Esto efectivamente duplica el número de bancos y reduce el tamaño mínimo de acceso a los datos en un factor de 4, aunque con la limitación de que los accesos deben distribuirse uniformemente en los 4 cuadrantes.