DDR SDRAM

Memoria de acceso aleatorio dinámica síncrona de doble velocidad de datos (DDR SDRAM) es una clase de memoria de acceso aleatorio dinámico síncrono (SDRAM) de doble velocidad de datos (DDR) Circuitos integrados utilizados en computadoras. DDR SDRAM, también llamado retroactivamente DDR1 SDRAM, ha sido reemplazado por DDR2 SDRAM, DDR3 SDRAM, DDR4 SDRAM y DDR5 SDRAM. Ninguno de sus sucesores es compatible hacia adelante o hacia atrás con DDR1 SDRAM, lo que significa que los módulos de memoria DDR2, DDR3, DDR4 y DDR5 no funcionarán en placas base equipadas con DDR1, y viceversa.

En comparación con la SDRAM de velocidad de datos única (SDR), la interfaz SDRAM DDR permite velocidades de transferencia más altas mediante un control más estricto de la sincronización de los datos eléctricos y las señales de reloj. Las implementaciones a menudo tienen que usar esquemas como bucles de bloqueo de fase y autocalibración para alcanzar la precisión de tiempo requerida. La interfaz utiliza doble bombeo (transferencia de datos en los flancos ascendente y descendente de la señal del reloj) para duplicar el ancho de banda del bus de datos sin un aumento correspondiente en la frecuencia del reloj. Una ventaja de mantener baja la frecuencia del reloj es que reduce los requisitos de integridad de la señal en la placa de circuito que conecta la memoria al controlador. El nombre "velocidad de datos doble" se refiere al hecho de que una DDR SDRAM con una determinada frecuencia de reloj alcanza casi el doble del ancho de banda que una SDR SDRAM que se ejecuta a la misma frecuencia de reloj, debido a este doble bombeo.

Con datos que se transfieren 64 bits a la vez, DDR SDRAM ofrece una velocidad de transferencia (en bytes/s) de (velocidad de reloj del bus de memoria) × 2 (para velocidad dual) × 64 (número de bits transferidos) / 8 (número de bits/byte). Por lo tanto, con una frecuencia de bus de 100 MHz, DDR SDRAM ofrece una tasa de transferencia máxima de 1600 MB/s.

Historia

Un chip Samsung DDRAM 64 Mbit

A fines de la década de 1980, IBM había construido DRAM utilizando una función de reloj de doble filo y presentó sus resultados en la Convención Internacional de Circuitos de Estado Sólido en 1990.

Samsung demostró el primer prototipo de memoria DDR en 1997 y lanzó el primer chip DDR SDRAM comercial (64 Mbit) en junio de 1998, seguido poco después por Hyundai Electronics (ahora SK Hynix) el mismo año. El desarrollo de DDR comenzó en 1996, antes de que JEDEC finalizara su especificación en junio de 2000 (JESD79). JEDEC ha establecido estándares para velocidades de datos de DDR SDRAM, divididos en dos partes. La primera especificación es para chips de memoria y la segunda es para módulos de memoria. La primera placa base para PC minorista que usa DDR SDRAM se lanzó en agosto de 2000.

Especificación

Genérico único Módulo de memoria DDR

Cuatro ranuras DDR RAM

Corsair DDR-400 memoria con separadores de calor

Diseño físico DDR

Comparación de módulos de memoria para PC portátiles/móviles (SO-DIMM)

Módulos

Para aumentar la capacidad de la memoria y el ancho de banda, los chips se combinan en un módulo. Por ejemplo, el bus de datos de 64 bits para DIMM requiere ocho chips de 8 bits, direccionados en paralelo. Múltiples chips con las líneas de dirección comunes se denominan rango de memoria. El término se introdujo para evitar confusiones con las filas y los bancos internos del chip. Un módulo de memoria puede tener más de un rango. El término lados también sería confuso porque sugiere incorrectamente la ubicación física de los chips en el módulo. Todos los rangos están conectados al mismo bus de memoria (dirección + datos). La señal de selección de chip se utiliza para emitir comandos a un rango específico.

Agregar módulos al bus de memoria único crea una carga eléctrica adicional en sus controladores. Para mitigar la caída resultante de la tasa de señalización del bus y superar el cuello de botella de la memoria, los nuevos conjuntos de chips emplean la arquitectura multicanal.

Nota: Todos los enumerados anteriormente están especificados por JEDEC como JESD79F. JEDEC no estandariza todas las velocidades de datos de RAM entre o por encima de estas especificaciones enumeradas; a menudo, son simplemente optimizaciones del fabricante que utilizan chips con sobrevoltaje o tolerancia más estricta. Los tamaños de paquete en los que se fabrica DDR SDRAM también están estandarizados por JEDEC.

No hay diferencia arquitectónica entre los módulos DDR SDRAM. En cambio, los módulos están diseñados para ejecutarse a diferentes frecuencias de reloj: por ejemplo, un módulo PC-1600 está diseñado para ejecutarse a 100 MHz, y un PC-2100 está diseñado para ejecutarse a 133 MHz. La velocidad de reloj de un módulo designa la velocidad de datos a la que se garantiza que funcionará, por lo tanto, se garantiza que se ejecutará a una velocidad más baja (subaceleración) y posiblemente se pueda ejecutar a una velocidad más alta (sobreaceleración) frecuencias de reloj que aquellas para las que fue creado.

Los módulos SDRAM DDR para computadoras de escritorio, módulos de memoria dual en línea (DIMM), tienen 184 pines (a diferencia de los 168 pines en SDRAM o los 240 pines en SDRAM DDR2) y se pueden diferenciar de los DIMM SDRAM por el número de muescas (DDR SDRAM tiene una, SDRAM tiene dos). DDR SDRAM para computadoras portátiles, SO-DIMM, tiene 200 pines, que es la misma cantidad de pines que DDR2 SO-DIMM. Estas dos especificaciones tienen muescas muy similares y se debe tener cuidado durante la inserción si no está seguro de una coincidencia correcta. La mayoría de las DDR SDRAM funcionan con un voltaje de 2,5 V, en comparación con los 3,3 V de las SDRAM. Esto puede reducir significativamente el consumo de energía. Los chips y módulos con estándar DDR-400/PC-3200 tienen un voltaje nominal de 2,6 V.

El estándar n.° 21–C de JEDEC define tres posibles voltajes operativos para DDR de 184 pines, identificados por la posición de la muesca clave en relación con su línea central. La página 4.5.10-7 define 2,5 V (izquierda), 1,8 V (centro), TBD (derecha), mientras que la página 4.20.5–40 nomina 3,3 V para la posición de muesca derecha. La orientación del módulo para determinar la posición de la muesca clave es con 52 posiciones de contacto a la izquierda y 40 posiciones de contacto a la derecha.

Aumentar ligeramente el voltaje de funcionamiento puede aumentar la velocidad máxima, a costa de una mayor disipación de energía y calentamiento, y con el riesgo de mal funcionamiento o daño.

Capacidad

Número de dispositivos DRAM

El número de chips es un múltiplo de 8 para módulos no CEC y un múltiplo de 9 para módulos ECC. Los chips pueden ocupar un lado (lado único) o ambos lados (doble lado) del módulo. El número máximo de chips por módulo DDR es 36 (9×4) para ECC y 32 (8x4) para no ECC.

ECC vs non-ECC

Los módulos que tienen código de corrección de errores se etiquetan como ECC. Los módulos sin código de corrección de errores se etiquetan no CEC.

Tiempos

Latencia CAS (CL), tiempo del ciclo del reloj (t_CK), tiempo de ciclo de fila (t_RC), tiempo de ciclo de remo (t_RFC), tiempo activo de fila (t_RAS).

Buffering

Registrado (o amortiguado) vs incomprendido.

Embalaje

Típicamente DIMM o SO-DIMM.

Consumo de energía

Una prueba con DDR y DDR2 RAM en 2005 encontró que el consumo de energía promedio parecía ser de orden de 1–3 W por 512 MB módulo; esto aumenta con la velocidad del reloj y cuando se utiliza en lugar de idling. Un fabricante ha producido calculadoras para estimar la potencia utilizada por varios tipos de RAM.

Las características del módulo y del chip están inherentemente vinculadas.

La capacidad total del módulo es el producto de la capacidad de un chip y la cantidad de chips. Los módulos ECC lo multiplican por 8⁄9 porque utilizan 1 bit por byte (8 bits) para la corrección de errores. Por lo tanto, un módulo de cualquier tamaño en particular se puede ensamblar a partir de 32 chips pequeños (36 para memoria ECC) o 16 (18) u 8 (9) más grandes.

El ancho del bus de memoria DDR por canal es de 64 bits (72 para memoria ECC). El ancho total de bits del módulo es un producto de bits por chip y el número de chips. También es igual al número de rangos (filas) multiplicado por el ancho del bus de memoria DDR. En consecuencia, un módulo con una mayor cantidad de chips o que use chips ×8 en lugar de ×4 tendrá más rangos.

Este ejemplo compara diferentes módulos de memoria de servidor del mundo real con un tamaño común de 1 GB. Definitivamente, se debe tener cuidado al comprar módulos de memoria de 1 GB, porque todas estas variaciones se pueden vender bajo una posición de precio sin indicar si son ×4 u ×8, de clasificación simple o doble.

Existe la creencia común de que el número de rangos de módulos es igual al número de lados. Como muestran los datos anteriores, esto no es cierto. También se pueden encontrar módulos de 2 lados/1 rango. Incluso se puede pensar en un módulo de memoria de 1 lado/2 rangos que tenga 16 (18) chips en un solo lado × 8 cada uno, pero es poco probable que se haya producido tal módulo.

Características del chip

La muerte de un Samsung DDR-SDRAM 64MBit paquete

Densidad del DRAM

El tamaño del chip se mide en megabits. La mayoría de las placas madre reconocen sólo 1 GB de módulos si contienen 64M×8 chips (baja densidad). Si 128M×4 ()alta densidad) 1 GB de módulos se utilizan, lo más probable es que no funcione. El estándar JEDEC permite 128M×4 sólo para módulos registrados diseñados específicamente para servidores, pero algunos fabricantes genéricos no cumplen.

Organización

La notación como 64M×4 significa que la matriz de memoria tiene 64 millones (el producto de bancos x filas x columnasLocalizaciones de almacenamiento de 4 bits. Hay × 4, × 8 y × 16 chips DDR. El ×4 chips permiten el uso de funciones avanzadas de corrección de errores como Chipkill, almacenamiento de memoria y Intel SDDC en entornos de servidor, mientras que el × 8 y × 16 las fichas son algo menos costosas. x8 chips se utilizan principalmente en computadoras de escritorio / libretas, pero están haciendo la entrada en el mercado del servidor. Normalmente hay 4 bancos y sólo una fila puede ser activa en cada banco.

Especificación SDRAM de doble velocidad de datos (DDR)

De la boleta JCB-99-70, y modificada por muchas otras boletas de la Junta, formulada bajo el conocimiento del Comité JC-42.3 sobre parámetros DRAM.

Registro de revisión de la norma n.° 79:

• 1o de junio de 2000
• 2 de mayo de 2002
• Release C, March 2003 – JEDEC Standard No. 79C.

"Este estándar integral define todos los aspectos requeridos de SDRAM DDR de 64 Mb a 1 Gb con interfaces de datos X4/X8/X16, incluidas las características, la funcionalidad, los parámetros de CA y CC, los paquetes y las asignaciones de pines. Este alcance se ampliará posteriormente para aplicarse formalmente a los dispositivos x32 y también a los dispositivos de mayor densidad."

Organización

PC3200 es DDR SDRAM diseñada para funcionar a 200 MHz con chips DDR-400 con un ancho de banda de 3200 MB/s. Debido a que la memoria PC3200 transfiere datos en los flancos ascendentes y descendentes del reloj, su frecuencia de reloj efectiva es de 400 MHz.

Los módulos PC3200 no ECC de 1 GB suelen fabricarse con 16 chips de 512 Mbit, 8 en cada lado (512 Mbits × 16 chips) / (8 bits (por byte)) = 1024 MB. Los chips individuales que componen un módulo de memoria de 1 GB suelen estar organizados como 2²⁶ palabras de 8 bits, comúnmente expresadas como 64M×8. La memoria fabricada de esta manera es RAM de baja densidad y, por lo general, es compatible con cualquier placa base que especifique la memoria PC3200 DDR-400.

Generaciones

DDR (DDR1) fue reemplazado por DDR2 SDRAM, que tenía modificaciones para una frecuencia de reloj más alta y nuevamente duplicó el rendimiento, pero funciona con el mismo principio que DDR. Compitiendo con DDR2 estaba Rambus XDR DRAM. DDR2 dominó debido a factores de costo y soporte. DDR2, a su vez, fue reemplazada por DDR3 SDRAM, que ofrecía un mayor rendimiento para mayores velocidades de bus y nuevas características. DDR3 ha sido reemplazado por DDR4 SDRAM, que se produjo por primera vez en 2011 y cuyos estándares aún estaban en proceso de cambio (2012) con cambios arquitectónicos significativos.

La profundidad del búfer de recuperación previa de DDR es de 2 (bits), mientras que DDR2 usa 4. Aunque las frecuencias de reloj efectivas de DDR2 son más altas que las de DDR, el rendimiento general no fue mayor en las primeras implementaciones, principalmente debido a la alta latencias de los primeros módulos DDR2. DDR2 comenzó a ser efectivo a fines de 2004, cuando estuvieron disponibles módulos con latencias más bajas.

Los fabricantes de memoria afirmaron que no era práctico producir en masa memoria DDR1 con velocidades de transferencia efectivas superiores a 400 MHz (es decir, 400 MT/s y 200 MHz de reloj externo) debido a las limitaciones de velocidad interna. DDR2 continúa donde lo deja DDR1, utilizando velocidades de reloj internas similares a DDR1, pero está disponible a velocidades de transferencia efectivas de 400 MHz y superiores. Los avances de DDR3 ampliaron la capacidad de preservar las velocidades de reloj internas al tiempo que proporcionaban velocidades de transferencia efectivas más altas al duplicar nuevamente la profundidad de captación previa.

La DDR4 SDRAM es una memoria dinámica de acceso aleatorio de alta velocidad configurada internamente como 16 bancos, 4 grupos de bancos con 4 bancos para cada grupo de bancos para ×4/×8 y 8 bancos, 2 grupos de bancos con 4 bancos para cada grupo de bancos para ×16 DRAM. La SDRAM DDR4 utiliza una arquitectura de captación previa 8n para lograr un funcionamiento de alta velocidad. La arquitectura de captación previa 8n se combina con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una única operación de lectura o escritura para la SDRAM DDR4 consta de una única transferencia de datos de 4 relojes de 8n bits de ancho en el núcleo de la DRAM interna y 8 n bits correspondientes. transferencias de datos de medio ciclo de reloj de ancho en los pines de E/S.

RDRAM era una alternativa particularmente costosa a DDR SDRAM, y la mayoría de los fabricantes abandonaron el soporte de sus conjuntos de chips. Los precios de la memoria DDR1 aumentaron sustancialmente desde el segundo trimestre de 2008, mientras que los precios de DDR2 disminuyeron. En enero de 2009, 1 GB de DDR1 costaba de 2 a 3 veces más que 1 GB de DDR2.

DDR móvil

MDDR es un acrónimo que algunas empresas usan para Mobile DDR SDRAM, un tipo de memoria que se usa en algunos dispositivos electrónicos portátiles, como teléfonos móviles, dispositivos portátiles y reproductores de audio digital. A través de técnicas que incluyen suministro de voltaje reducido y opciones de actualización avanzadas, Mobile DDR puede lograr una mayor eficiencia energética.