Conversor analógico a digital

format_list_bulleted Contenido keyboard_arrow_down
ImprimirCitar
Conversor analógico a digital de 4 canales WM8775SEDS hecho por Wolfson Microelectrónica colocado en una tarjeta de sonido X-Fi Fatal1ty Pro
AD570 convertidor analógico a digital de 8 bits sucesivos
Dinero de silicona AD570/AD571
INTERSIL ICL7107. 31/2 dígitos de un solo chip A/D convertidor
ICL7107 silicona muere

En electrónica, un convertidor de analógico a digital (ADC, A/D o A-to-D ) es un sistema que convierte una señal analógica, como un sonido captado por un micrófono o la luz que ingresa a una cámara digital, en una señal digital. Un ADC también puede proporcionar una medida aislada, como un dispositivo electrónico que convierte un voltaje o corriente de entrada analógica en un número digital que representa la magnitud del voltaje o la corriente. Por lo general, la salida digital es un número binario en complemento a dos que es proporcional a la entrada, pero existen otras posibilidades.

Hay varias arquitecturas ADC. Debido a la complejidad y la necesidad de componentes coincidentes con precisión, todos los ADC, excepto los más especializados, se implementan como circuitos integrados (IC). Por lo general, toman la forma de chips de circuito integrado de señal mixta de metal-óxido-semiconductor (MOS) que integran circuitos tanto analógicos como digitales.

Un convertidor de digital a analógico (DAC) realiza la función inversa; convierte una señal digital en una señal analógica.

Explicación

Un ADC convierte una señal analógica de tiempo continuo y amplitud continua en una señal digital de tiempo discreto y amplitud discreta. La conversión implica la cuantificación de la entrada, por lo que necesariamente introduce una pequeña cantidad de error o ruido. Además, en lugar de realizar la conversión continuamente, un ADC realiza la conversión periódicamente, muestreando la entrada, limitando el ancho de banda permitido de la señal de entrada.

El rendimiento de un ADC se caracteriza principalmente por su ancho de banda y su relación señal-ruido (SNR). El ancho de banda de un ADC se caracteriza principalmente por su frecuencia de muestreo. La SNR de un ADC está influenciada por muchos factores, incluida la resolución, la linealidad y la precisión (qué tan bien los niveles de cuantificación coinciden con la señal analógica real), el aliasing y la fluctuación de fase. La SNR de un ADC a menudo se resume en términos de su número efectivo de bits (ENOB), el número de bits de cada medida que devuelve que, en promedio, no son ruido. Un ADC ideal tiene una ENOB igual a su resolución. Los ADC se eligen para que coincidan con el ancho de banda y la SNR requerida de la señal que se digitalizará. Si un ADC opera a una frecuencia de muestreo superior al doble del ancho de banda de la señal, entonces, según el teorema de muestreo de Nyquist-Shannon, es posible una reconstrucción perfecta. La presencia de error de cuantificación limita la SNR incluso de un ADC ideal. Sin embargo, si la SNR del ADC excede la de la señal de entrada, sus efectos pueden despreciarse y dar como resultado una representación digital esencialmente perfecta de la señal de entrada analógica.

Resolución

Fig. 1. Un plan de codificación ADC de 8 niveles

La resolución del convertidor indica el número de valores diferentes, es decir, discretos, que puede producir sobre el rango permitido de valores de entrada analógica. Por lo tanto, una resolución particular determina la magnitud del error de cuantificación y, por lo tanto, determina la relación señal/ruido máxima posible para un ADC ideal sin el uso de sobremuestreo. Las muestras de entrada generalmente se almacenan electrónicamente en forma binaria dentro del ADC, por lo que la resolución generalmente se expresa como la profundidad de bits de audio. En consecuencia, el número de valores discretos disponibles suele ser una potencia de dos. Por ejemplo, un ADC con una resolución de 8 bits puede codificar una entrada analógica a una en 256 niveles diferentes (28 = 256). Los valores pueden representar rangos de 0 a 255 (es decir, enteros sin signo) o de −128 a 127 (es decir, enteros con signo), según la aplicación.

La resolución también puede definirse eléctricamente y expresarse en voltios. El cambio de voltaje requerido para garantizar un cambio en el nivel del código de salida se denomina voltaje de bit menos significativo (LSB). La resolución Q del ADC es igual al voltaje LSB. La resolución de voltaje de un ADC es igual a su rango de medición de voltaje general dividido por el número de intervalos:

donde M es la resolución del ADC en bits y EFSR es el rango de voltaje de escala completa (también llamado &# 39;tramo'). EFSR está dada por

donde VRefHi y VRefLow son los extremos superior e inferior, respectivamente, de los voltajes que se puede codificar.

Normalmente, el número de intervalos de voltaje viene dado por

donde M es la resolución del ADC en bits.

Es decir, se asigna un intervalo de voltaje entre dos niveles de código consecutivos.

Ejemplo:

  • Régimen de codificación como figura 1
  • Rango de medición de escala completa = 0 a 1 voltio
  • La resolución ADC es de 3 bits: 23 = 8 niveles de cuantificación (códigos)
  • Resolución de voltaje ADC, Q = 1 V / 8 = 0,125 V.

En muchos casos, la resolución útil de un convertidor está limitada por la relación señal-ruido (SNR) y otros errores en el sistema general expresados como ENOB.

Comparación de cuantificar un sinusoide a 64 niveles (6 bits) y 256 niveles (8 bits). El ruido aditivo creado por la cuantificación de 6 bits es 12 dB mayor que el ruido creado por la cuantificación de 8 bits. Cuando la distribución espectral es plana, como en este ejemplo, la diferencia de 12 dB se manifiesta como una diferencia mensurable en los suelos de ruido.

Error de cuantificación

Analog a la conversión digital como se muestra con fig. 1 y fig. 2.

El error de cuantificación es introducido por la cuantificación inherente a un ADC ideal. Es un error de redondeo entre el voltaje de entrada analógica al ADC y el valor digitalizado de salida. El error es no lineal y dependiente de la señal. En un ADC ideal, donde el error de cuantificación se distribuye uniformemente entre −1/2 LSB y +1/2 LSB, y la señal tiene una distribución uniforme que cubre todos los niveles de cuantificación, la relación señal-ruido de cuantificación (SQNR) es dada por

donde Q es el número de bits de cuantificación. Por ejemplo, para un ADC de 16 bits, el error de cuantificación es 96,3 dB por debajo del nivel máximo.

El error de cuantificación se distribuye desde DC a la frecuencia de Nyquist. En consecuencia, si no se usa parte del ancho de banda del ADC, como es el caso del sobremuestreo, parte del error de cuantificación ocurrirá fuera de banda, mejorando efectivamente el SQNR para el ancho de banda en uso. En un sistema sobremuestreado, la conformación de ruido se puede utilizar para aumentar aún más el SQNR forzando más error de cuantificación fuera de banda.

Difuminado

En los ADC, el rendimiento generalmente se puede mejorar usando interpolación. Esta es una cantidad muy pequeña de ruido aleatorio (por ejemplo, ruido blanco), que se agrega a la entrada antes de la conversión. Su efecto es aleatorizar el estado del LSB en función de la señal. En lugar de que la señal simplemente se corte por completo en niveles bajos, amplía el rango efectivo de señales que el ADC puede convertir, a expensas de un ligero aumento en el ruido. Tenga en cuenta que el tramado solo puede aumentar la resolución de una muestra. No puede mejorar la linealidad y, por lo tanto, la precisión no mejora necesariamente.

La distorsión de cuantificación en una señal de audio de muy bajo nivel con respecto a la profundidad de bits del ADC se correlaciona con la señal y suena distorsionada y desagradable. Con dithering, la distorsión se transforma en ruido. La señal no distorsionada se puede recuperar con precisión promediando a lo largo del tiempo. El tramado también se utiliza en la integración de sistemas como los contadores de electricidad. Dado que los valores se suman, el tramado produce resultados que son más exactos que el LSB del convertidor de analógico a digital.

La interpolación se aplica a menudo cuando se cuantifican imágenes fotográficas a un número menor de bits por píxel: la imagen se vuelve más ruidosa, pero a simple vista se ve mucho más realista que la imagen cuantificada, que de lo contrario aparece con bandas. Este proceso análogo puede ayudar a visualizar el efecto de tramado en una señal de audio analógica que se convierte a digital.

Precisión

Un ADC tiene varias fuentes de errores. El error de cuantificación y (suponiendo que el ADC sea lineal) la no linealidad son intrínsecos a cualquier conversión de analógico a digital. Estos errores se miden en una unidad llamada bit menos significativo (LSB). En el ejemplo anterior de un ADC de ocho bits, un error de un LSB es 1/256 del rango completo de la señal, o alrededor del 0,4 %.

No linealidad

Todos los ADC sufren errores de no linealidad causados por sus imperfecciones físicas, lo que provoca que su salida se desvíe de una función lineal (o alguna otra función, en el caso de un ADC deliberadamente no lineal) de su entrada. Estos errores a veces pueden mitigarse mediante la calibración o prevenirse mediante pruebas. Los parámetros importantes para la linealidad son la no linealidad integral y la no linealidad diferencial. Estas no linealidades introducen distorsión que puede reducir el rendimiento de la relación señal-ruido del ADC y, por lo tanto, reducir su resolución efectiva.

Nervios

Al digitalizar una onda sine , el uso de un reloj de muestreo no ideal resultará en cierta incertidumbre en cuando se registran muestras. Siempre que la incertidumbre del tiempo de muestreo real debido a la máquina del reloj es , el error causado por este fenómeno se puede estimar como . Esto dará lugar a un ruido grabado adicional que reducirá el número efectivo de bits (ENOB) debajo que se predijo por error de cuantificación. El error es cero para DC, pequeñas frecuencias bajas, pero significativas con señales de alta amplitud y alta frecuencia. El efecto de jitter en el rendimiento puede compararse con el error de cuantificación: , donde q es el número de bits ADC.

Tamaño del producto
(bits)
Frecuencia de la señal
1 Hz1 kHz10 kHz1 MHz10 MHz100 MHz1 GHz
81.243 μs1.24 μs124 ns1.24 ns124 páginas12,4 páginas1.24 páginas
10311 μs311 ns31.1 ns311 ps31.1 ps3.11 horas0,31 horas
1277,7 μs77,7 ns7.77 ns77,7 páginas7.77 páginas0,78 ps0.08 ps ("77.7fs")
1419,4 μs19.4 ns1.94 ns19.4 páginas1.94 páginas0,119 páginas0.02 ps ("19.4fs")
164.86 μs4.86 ns486 ps4.86 páginas0,49 ps0,05 ps ("48,5 fs")
181.21 μs1.21 ns121 horas1.21 páginas0.12 horas
20304 ns304 ps30,4 páginas0.30 ps ("303.56 fs")0,03 ps ("30,3 fs")
2418.9 ns18.9 horas1.89 páginas0.019 ps ("18.9 fs")-

La fluctuación del reloj es causada por el ruido de fase. La resolución de los ADC con un ancho de banda de digitalización entre 1 MHz y 1 GHz está limitada por la fluctuación de fase. Para conversiones de menor ancho de banda, como cuando se muestrean señales de audio a 44,1 kHz, la fluctuación del reloj tiene un impacto menos significativo en el rendimiento.

Frecuencia de muestreo

Una señal analógica es continua en el tiempo y es necesario convertirla en un flujo de valores digitales. Por lo tanto, es necesario definir la velocidad a la que se muestrean nuevos valores digitales de la señal analógica. La tasa de nuevos valores se denomina tasa de muestreo o frecuencia de muestreo del convertidor. Se puede muestrear una señal de banda limitada que varía continuamente y luego la señal original se puede reproducir a partir de los valores de tiempo discreto mediante un filtro de reconstrucción. El teorema de muestreo de Nyquist-Shannon implica que una reproducción fiel de la señal original solo es posible si la tasa de muestreo es mayor que el doble de la frecuencia más alta de la señal.

Dado que un ADC práctico no puede realizar una conversión instantánea, el valor de entrada necesariamente debe mantenerse constante durante el tiempo que el convertidor realiza una conversión (llamado tiempo de conversión). Un circuito de entrada llamado muestra y retención realiza esta tarea, en la mayoría de los casos mediante el uso de un condensador para almacenar el voltaje analógico en la entrada y el uso de un interruptor o compuerta electrónica para desconectar el condensador de la entrada. Muchos circuitos integrados ADC incluyen el subsistema de muestreo y retención internamente.

Alias

Un ADC funciona muestreando el valor de la entrada en intervalos discretos de tiempo. Siempre que la entrada se muestree por encima de la tasa de Nyquist, definida como el doble de la frecuencia más alta de interés, todas las frecuencias de la señal se pueden reconstruir. Si se muestrean frecuencias por encima de la mitad de la tasa de Nyquist, se detectan incorrectamente como frecuencias más bajas, un proceso denominado aliasing. El alias se produce porque el muestreo instantáneo de una función en dos o menos veces por ciclo da como resultado ciclos perdidos y, por lo tanto, la aparición de una frecuencia incorrectamente más baja. Por ejemplo, una onda sinusoidal de 2 kHz que se muestrea a 1,5 kHz se reconstruiría como una onda sinusoidal de 500 Hz.

Para evitar el aliasing, la entrada a un ADC debe tener un filtro de paso bajo para eliminar las frecuencias por encima de la mitad de la frecuencia de muestreo. Este filtro se denomina filtro antisolapamiento y es esencial para un sistema ADC práctico que se aplica a señales analógicas con un contenido de frecuencia más alto. En aplicaciones en las que la protección contra el aliasing es esencial, se puede utilizar el sobremuestreo para reducirlo en gran medida o incluso eliminarlo.

Aunque la creación de alias en la mayoría de los sistemas no es deseada, se puede aprovechar para proporcionar una mezcla descendente simultánea de una señal de alta frecuencia de banda limitada (consulte submuestreo y mezclador de frecuencia). El alias es efectivamente el heterodino inferior de la frecuencia de la señal y la frecuencia de muestreo.

Sobremuestreo

Por economía, las señales a menudo se muestrean a la tasa mínima requerida con el resultado de que el error de cuantificación introducido es ruido blanco distribuido en toda la banda de paso del convertidor. Si una señal se muestrea a una tasa mucho más alta que la tasa de Nyquist y luego se filtra digitalmente para limitarla al ancho de banda de la señal, se obtienen las siguientes ventajas:

  • El oversampling puede facilitar la realización de filtros analógicos antialiasing
  • Mejora de la profundidad del bit de audio
  • Reducir el ruido, especialmente cuando se emplea la forma de ruido, además de sobremuestra.

El sobremuestreo se usa normalmente en ADC de frecuencia de audio donde la frecuencia de muestreo requerida (normalmente 44,1 o 48 kHz) es muy baja en comparación con la velocidad de reloj de los circuitos de transistor típicos (>1 MHz). En este caso, el rendimiento del ADC se puede aumentar considerablemente a un costo mínimo o gratuito. Además, dado que cualquier señal con alias también suele estar fuera de banda, el alias a menudo se puede eliminar por completo utilizando filtros de muy bajo costo.

Velocidad relativa y precisión

La velocidad de un ADC varía según el tipo. El ADC de Wilkinson está limitado por la frecuencia del reloj que es procesable por los circuitos digitales actuales. Para un ADC de aproximación sucesiva, el tiempo de conversión escala con el logaritmo de la resolución, es decir, el número de bits. Los Flash ADC son sin duda el tipo más rápido de los tres; La conversión se realiza básicamente en un solo paso paralelo.

Existe una compensación potencial entre velocidad y precisión. Los ADC flash tienen desviaciones e incertidumbres asociadas con los niveles del comparador que dan como resultado una linealidad deficiente. En menor medida, la linealidad deficiente también puede ser un problema para los ADC de aproximación sucesiva. Aquí, la no linealidad surge de la acumulación de errores de los procesos de resta. Los ADC de Wilkinson tienen la mejor linealidad de los tres.

Principio de escala móvil

La escala móvil o el método de aleatorización se pueden emplear para mejorar en gran medida la linealidad de cualquier tipo de ADC, pero especialmente los tipos flash y de aproximación sucesiva. Para cualquier ADC, el mapeo del voltaje de entrada al valor de salida digital no es exactamente una función de piso o techo como debería ser. En condiciones normales, un pulso de una amplitud particular siempre se convierte al mismo valor digital. El problema radica en que los rangos de valores analógicos para los valores digitalizados no tienen todos los mismos anchos, y la linealidad diferencial disminuye proporcionalmente con la divergencia del ancho promedio. El principio de la escala móvil utiliza un efecto promedio para superar este fenómeno. Se agrega un voltaje analógico aleatorio, pero conocido, al voltaje de entrada muestreado. Luego se convierte a formato digital y se resta la cantidad digital equivalente, devolviéndolo así a su valor original. La ventaja es que la conversión ha tenido lugar en un punto aleatorio. La distribución estadística de los niveles finales se decide por un promedio ponderado sobre una región del rango del ADC. Esto a su vez lo insensibiliza al ancho de cualquier nivel específico.

Tipos

Estas son varias formas comunes de implementar un ADC electrónico.

Conversión directa

Un ADC flash o de conversión directa tiene un banco de comparadores que muestrean la señal de entrada en paralelo, cada uno disparando para un rango de voltaje específico. El banco comparador alimenta un circuito lógico codificador digital que genera un número binario en las líneas de salida para cada rango de voltaje.

Los ADC de este tipo tienen un tamaño de troquel grande y una alta disipación de potencia. A menudo se utilizan para video, comunicaciones de banda ancha u otras señales rápidas en almacenamiento óptico y magnético.

El circuito consta de una red divisoria resistiva, un conjunto de comparadores de amplificadores operacionales y un codificador de prioridad. Se incorpora una pequeña cantidad de histéresis en el comparador para resolver cualquier problema en los límites de voltaje. En cada nodo del divisor resistivo, está disponible un voltaje de comparación. El propósito del circuito es comparar el voltaje de entrada analógica con cada uno de los voltajes de los nodos.

El circuito tiene la ventaja de la alta velocidad ya que la conversión se realiza simultáneamente en lugar de secuencialmente. El tiempo de conversión típico es de 100 ns o menos. El tiempo de conversión está limitado únicamente por la velocidad del comparador y del codificador de prioridad. Este tipo de ADC tiene la desventaja de que el número de comparadores requeridos casi se duplica por cada bit agregado. Además, cuanto mayor sea el valor de n, más complejo es el codificador de prioridad.

Aproximación sucesiva

Un ADC de aproximación sucesiva usa un comparador y una búsqueda binaria para estrechar sucesivamente un rango que contiene el voltaje de entrada. En cada paso sucesivo, el convertidor compara el voltaje de entrada con la salida de un convertidor digital a analógico (DAC) interno que inicialmente representa el punto medio del rango de voltaje de entrada permitido. En cada paso de este proceso, la aproximación se almacena en un registro de aproximación sucesiva (SAR) y la salida del convertidor de digital a analógico se actualiza para una comparación en un rango más estrecho.

Comparación de rampa

Un ADC de comparación de rampa produce una señal de diente de sierra que aumenta o disminuye y luego vuelve rápidamente a cero. Cuando comienza la rampa, un temporizador comienza a contar. Cuando el voltaje de la rampa coincide con la entrada, se activa un comparador y se registra el valor del temporizador. Los convertidores de rampa temporizados se pueden implementar económicamente; sin embargo, el tiempo de rampa puede ser sensible a la temperatura porque el circuito que genera la rampa suele ser un integrador analógico simple. Un convertidor más preciso utiliza un contador cronometrado que controla un DAC. Una ventaja especial del sistema de comparación de rampa es que convertir una segunda señal solo requiere otro comparador y otro registro para almacenar el valor del temporizador. Para reducir la sensibilidad a los cambios de entrada durante la conversión, una muestra y retención puede cargar un capacitor con el voltaje de entrada instantáneo y el convertidor puede cronometrar el tiempo requerido para descargar con una corriente constante.

Wilkinson

El ADC de Wilkinson fue diseñado por Denys Wilkinson en 1950. El ADC de Wilkinson se basa en la comparación de un voltaje de entrada con el producido por un capacitor de carga. Se permite que el capacitor se cargue hasta que un comparador determine que coincide con el voltaje de entrada. Entonces, el capacitor se descarga linealmente. El tiempo requerido para descargar el capacitor es proporcional a la amplitud del voltaje de entrada. Mientras el capacitor se descarga, un registro cuenta los pulsos de un reloj oscilador de alta frecuencia. El número de pulsos de reloj registrados en el registro también es proporcional al voltaje de entrada.

Integrando

Un ADC integrador (también ADC de doble pendiente o múltiples pendientes) aplica el voltaje de entrada desconocido a la entrada de un integrador y permite que el voltaje aumente durante un período de tiempo fijo (el período de preparación). Luego, se aplica al integrador un voltaje de referencia conocido de polaridad opuesta y se le permite aumentar hasta que la salida del integrador vuelve a cero (el período de reducción). El voltaje de entrada se calcula como una función del voltaje de referencia, el período de tiempo de aceleración constante y el período de tiempo de reducción medido. La medición del tiempo de reducción generalmente se realiza en unidades del reloj del convertidor, por lo que los tiempos de integración más largos permiten resoluciones más altas. Asimismo, se puede mejorar la velocidad del conversor sacrificando resolución. Los convertidores de este tipo (o variaciones del concepto) se utilizan en la mayoría de los voltímetros digitales por su linealidad y flexibilidad.

Equilibración de carga ADC
El principio del equilibrio de carga ADC es convertir la señal de entrada a una frecuencia usando un convertidor de tensión a frecuencia. Esta frecuencia se mide por un contador y se convierte en un código de salida proporcional a la entrada analógica. La principal ventaja de estos convertidores es que es posible transmitir frecuencia incluso en un entorno ruidoso o en forma aislada. Sin embargo, la limitación de este circuito es que la salida del convertidor de tensión a frecuencia depende de un producto RC cuyo valor no se puede mantener con precisión a través de la temperatura y el tiempo.
Doble pendiente ADC
La parte analógica del circuito consiste en un buffer de alta impedancia de entrada, integrador de precisión y una comparación de tensión. El convertidor integra primero la señal de entrada analógica para una duración fija y luego integra un voltaje de referencia interno de polaridad opuesta hasta que la salida del integrador sea cero. La principal desventaja de este circuito es el tiempo de larga duración. Son especialmente adecuados para la medición precisa de señales que varían lentamente, como termopares y escalas de pesaje.

Codificada por delta

(feminine)

Un ADC codificado en delta o contador de rampa tiene un contador ascendente/descendente que alimenta un DAC. La señal de entrada y el DAC van a un comparador. El comparador controla el contador. El circuito usa retroalimentación negativa del comparador para ajustar el contador hasta que la salida del DAC coincida con la señal de entrada y se lea el número del contador. Los convertidores delta tienen rangos muy amplios y alta resolución, pero el tiempo de conversión depende del comportamiento de la señal de entrada, aunque siempre tendrá el peor de los casos garantizado. Los convertidores delta suelen ser muy buenas opciones para leer señales del mundo real, ya que la mayoría de las señales de los sistemas físicos no cambian abruptamente. Algunos convertidores combinan los enfoques de aproximación delta y sucesiva; esto funciona especialmente bien cuando se sabe que los componentes de alta frecuencia de la señal de entrada son de pequeña magnitud.

Canalizada

(feminine)

Un ADC canalizado (también llamado cuantificador de subrango) utiliza dos o más pasos de conversión. Primero, se realiza una conversión gruesa. En un segundo paso, la diferencia con la señal de entrada se determina con un DAC. Luego, esta diferencia se convierte con mayor precisión y los resultados se combinan en el último paso. Esto puede considerarse un refinamiento del ADC de aproximación sucesiva en el que la señal de referencia de retroalimentación consiste en la conversión intermedia de un rango completo de bits (por ejemplo, cuatro bits) en lugar de solo el siguiente bit más significativo. Al combinar los méritos de la aproximación sucesiva y los ADC flash, este tipo es rápido, tiene una alta resolución y puede implementarse de manera eficiente.

Sigma-delta

Un ADC sigma-delta (también conocido como ADC delta-sigma) sobremuestrea la señal entrante en un factor grande utilizando una cantidad menor de bits de los necesarios que se convierten usando un flash ADC y filtra la banda de señal deseada. La señal resultante, junto con el error generado por los niveles discretos del flash, se retroalimenta y se resta de la entrada al filtro. Esta retroalimentación negativa tiene el efecto de que el ruido da forma al error de cuantificación que no aparece en las frecuencias de señal deseadas. Un filtro digital (filtro de diezmado) sigue al ADC que reduce la frecuencia de muestreo, filtra la señal de ruido no deseada y aumenta la resolución de la salida.

Intercalado en el tiempo

Un ADC intercalado en el tiempo utiliza M ADC paralelos donde cada ADC muestrea datos cada M:th ciclo del reloj de muestra efectivo. El resultado es que la frecuencia de muestreo aumenta M veces en comparación con lo que puede administrar cada ADC individual. En la práctica, las diferencias individuales entre los M ADC degradan el rendimiento general y reducen el rango dinámico libre de espurias (SFDR). Sin embargo, existen técnicas para corregir estos errores de desadaptación de entrelazado de tiempo.

Etapa FM intermedia

Un ADC con una etapa FM intermedia primero usa un convertidor de voltaje a frecuencia para producir una señal oscilante con una frecuencia proporcional al voltaje de la señal de entrada y luego usa un contador de frecuencia para convertir esa frecuencia en un conteo digital proporcional al voltaje de la señal deseada. Los tiempos de integración más largos permiten resoluciones más altas. Asimismo, se puede mejorar la velocidad del conversor sacrificando resolución. Las dos partes del ADC pueden estar ampliamente separadas, y la señal de frecuencia pasa a través de un optoaislador o se transmite de forma inalámbrica. Algunos ADC de este tipo utilizan modulación de frecuencia de onda sinusoidal u onda cuadrada; otros usan modulación de frecuencia de pulso. Dichos ADC alguna vez fueron la forma más popular de mostrar una pantalla digital del estado de un sensor analógico remoto.

Extensión de tiempo

Un convertidor de analógico a digital de extensión de tiempo (TS-ADC) digitaliza una señal analógica de ancho de banda muy amplio, que no puede ser digitalizada por un ADC electrónico convencional, mediante la extensión de tiempo de la señal antes de la digitalización. Por lo general, utiliza un preprocesador fotónico para estirar el tiempo de la señal, lo que reduce la velocidad de la señal en el tiempo y comprime su ancho de banda. Como resultado, un ADC electrónico, que hubiera sido demasiado lento para capturar la señal original, ahora puede capturar esta señal ralentizada. Para la captura continua de la señal, la interfaz también divide la señal en múltiples segmentos además de la extensión del tiempo. Cada segmento es digitalizado individualmente por un ADC electrónico separado. Finalmente, un procesador de señal digital reorganiza las muestras y elimina cualquier distorsión añadida por el preprocesador para producir los datos binarios que son la representación digital de la señal analógica original.

Comercial

En muchos casos, la parte más costosa de un circuito integrado son los pines, porque hacen que el paquete sea más grande y cada pin debe estar conectado al silicio del circuito integrado. Para ahorrar pines, es común que los ADC envíen sus datos un bit a la vez a través de una interfaz serial a la computadora, y cada bit sale cuando una señal de reloj cambia de estado. Esto ahorra bastantes pines en el paquete ADC y, en muchos casos, no hace que el diseño general sea más complejo.

Los ADC comerciales suelen tener varias entradas que alimentan el mismo convertidor, normalmente a través de un multiplexor analógico. Los diferentes modelos de ADC pueden incluir circuitos de muestreo y retención, amplificadores de instrumentación o entradas diferenciales, donde la cantidad medida es la diferencia entre dos entradas.

Aplicaciones

Grabación de música

Los convertidores de analógico a digital son parte integral de la tecnología moderna de reproducción de música y la grabación de sonido basada en estaciones de trabajo de audio digital. La música se puede producir en computadoras utilizando una grabación analógica y, por lo tanto, se necesitan convertidores de analógico a digital para crear los flujos de datos de modulación de código de pulso (PCM) que van a discos compactos y archivos de música digital. La cosecha actual de convertidores de analógico a digital utilizados en la música puede muestrear a velocidades de hasta 192 kilohercios. Muchos estudios de grabación graban en formato de modulación de código de pulso (PCM) de 24 bits/96 kHz y luego reducen la muestra y traman la señal para la producción de audio digital en disco compacto (44,1 kHz) o a 48 kHz para aplicaciones de transmisión de radio y televisión.

Procesamiento de señales digitales

Los ADC son necesarios en los sistemas de procesamiento de señales digitales que procesan, almacenan o transportan prácticamente cualquier señal analógica en formato digital. Las tarjetas sintonizadoras de TV, por ejemplo, usan convertidores rápidos de video analógico a digital. Los convertidores de analógico a digital lentos en chip de 8, 10, 12 o 16 bits son comunes en los microcontroladores. Los osciloscopios de almacenamiento digital necesitan convertidores de analógico a digital muy rápidos, que también son cruciales para la radio definida por software y sus nuevas aplicaciones.

Instrumentos científicos

Los sistemas de imágenes digitales suelen utilizar convertidores de analógico a digital para digitalizar píxeles. Algunos sistemas de radar utilizan convertidores de analógico a digital para convertir la intensidad de la señal en valores digitales para el procesamiento posterior de la señal. Muchos otros sistemas de detección remota e in situ suelen utilizar tecnología análoga.

Muchos sensores en instrumentos científicos producen una señal analógica; temperatura, presión, pH, intensidad de la luz, etc. Todas estas señales se pueden amplificar y alimentar a un ADC para producir una representación digital.

Codificador rotatorio

Algunos dispositivos no electrónicos o solo parcialmente electrónicos, como los codificadores rotatorios, también pueden considerarse ADC. Por lo general, la salida digital de un ADC será un número binario en complemento a dos que es proporcional a la entrada. Un codificador puede generar un código Gray.

Pantallas

Las pantallas planas son inherentemente digitales y necesitan un ADC para procesar una señal analógica como compuesta o VGA.

Símbolo eléctrico

ADC Symbol.svg

Pruebas

Probar un convertidor de analógico a digital requiere una fuente de entrada analógica y hardware para enviar señales de control y capturar la salida de datos digitales. Algunos ADC también requieren una fuente precisa de señal de referencia.

Los parámetros clave para probar un ADC son:

  1. Error de compensación DC
  2. DC error
  3. ratio de señal a ruido (SNR)
  4. Deformación armónica total (THD)
  5. No linearidad integral (INL)
  6. No linealidad diferencial (DNL)
  7. Rango dinámico libre
  8. Disipación de energía

Contenido relacionado

Transmisión en ráfaga

Línea equilibrada

Máquina de enigmas

Más resultados...
Tamaño del texto:
Copiar