CMOS

Inversor CMOS (una puerta lógica NO)

Metal-óxido-semiconductor complementario (CMOS, pronunciado "musgo marino", /siːmɑːs/, /-ɒs/) es un tipo de proceso de fabricación de transistores de efecto de campo de semiconductores de óxido de metal (MOSFET) que utiliza pares complementarios y simétricos de MOSFET tipo p y tipo n para funciones lógicas. La tecnología CMOS se utiliza para construir chips de circuitos integrados (IC), incluidos microprocesadores, microcontroladores, chips de memoria (incluido CMOS BIOS) y otros circuitos lógicos digitales. La tecnología CMOS también se utiliza para circuitos analógicos como sensores de imagen (sensores CMOS), convertidores de datos, circuitos RF (RF CMOS) y transceptores altamente integrados para muchos tipos de comunicación.

El proceso CMOS fue originalmente concebido por Frank Wanlass en Fairchild Semiconductor y presentado por Wanlass y Chih-Tang Sah en la Conferencia Internacional de Circuitos de Estado Sólido en 1963. Más tarde, Wanlass presentó la patente de EE. UU. 3,356,858 para circuitos CMOS y se le concedió en 1967 RCA comercializó la tecnología con la marca comercial "COS-MOS" a fines de la década de 1960, lo que obligó a otros fabricantes a buscar otro nombre, lo que llevó a "CMOS" convirtiéndose en el nombre estándar para la tecnología a principios de la década de 1970. CMOS superó a NMOS como el proceso de fabricación dominante de MOSFET para chips de integración a muy gran escala (VLSI) en la década de 1980, y también reemplazó la tecnología anterior de lógica de transistor-transistor (TTL). Desde entonces, CMOS se ha mantenido como el proceso de fabricación estándar para dispositivos semiconductores MOSFET en chips VLSI. A partir de 2011, el 99 % de los chips IC, incluidos la mayoría de los IC digitales, analógicos y de señal mixta, se fabricaron con tecnología CMOS.

Dos características importantes de los dispositivos CMOS son la alta inmunidad al ruido y el bajo consumo de energía estática. Dado que un transistor del par MOSFET siempre está apagado, la combinación en serie consume una potencia significativa solo momentáneamente durante el cambio entre los estados de encendido y apagado. En consecuencia, los dispositivos CMOS no producen tanto calor residual como otras formas de lógica, como la lógica NMOS o la lógica transistor-transistor (TTL), que normalmente tienen algo de corriente permanente incluso cuando no cambian de estado. Estas características permiten que CMOS integre una alta densidad de funciones lógicas en un chip. Fue principalmente por esta razón que CMOS se convirtió en la tecnología más utilizada para implementarse en chips VLSI.

La frase "metal–óxido–semiconductor" es una referencia a la estructura física de los transistores de efecto de campo MOS, que tienen un electrodo de puerta de metal colocado encima de un aislante de óxido, que a su vez está encima de un material semiconductor. Una vez se usó aluminio, pero ahora el material es polisilicio. Otras puertas de metal han regresado con la llegada de materiales dieléctricos de alto κ en el proceso CMOS, como anunciaron IBM e Intel para el nodo de 45 nanómetros y tamaños más pequeños.

Historia

El principio de simetría complementaria fue introducido por primera vez por George Sziklai en 1953, quien luego analizó varios circuitos bipolares complementarios. Paul Weimer, también en RCA, inventó en 1962 los circuitos complementarios de transistores de película delgada (TFT), un pariente cercano de CMOS. Inventó circuitos flip-flop e inversores complementarios, pero no trabajó en una lógica complementaria más compleja. Fue la primera persona capaz de poner TFT de canal p y canal n en un circuito en el mismo sustrato. Tres años antes, John T. Wallmark y Sanford M. Marcus publicaron una variedad de funciones lógicas complejas implementadas como circuitos integrados utilizando JFET, incluidos los circuitos de memoria complementarios. Frank Wanlass estaba familiarizado con el trabajo realizado por Weimer en RCA.

El MOSFET (transistor de efecto de campo de metal-óxido-semiconductor o transistor MOS) fue inventado por Mohamed M. Atalla y Dawon Kahng en Bell Labs en 1959. Originalmente había dos tipos de procesos de fabricación de MOSFET, PMOS (p- tipo MOS) y NMOS (MOS tipo n). Ambos tipos fueron desarrollados por Atalla y Kahng cuando inventaron originalmente el MOSFET, fabricando dispositivos PMOS y NMOS con longitudes de compuerta de 20 µm y luego de 10 µm en 1960. Si bien Bell Labs pasó por alto e ignoró inicialmente el MOSFET en favor de los transistores bipolares, la invención MOSFET generó un interés significativo en Fairchild Semiconductor. Basado en el trabajo de Atalla, Chih-Tang Sah presentó la tecnología MOS a Fairchild con su tetrodo controlado por MOS fabricado a fines de 1960.

Chih-Tang Sah y Frank Wanlass de Fairchild desarrollaron un nuevo tipo de lógica MOSFET que combina los procesos PMOS y NMOS, llamado MOS complementario (CMOS). En febrero de 1963, publicaron la invención en un artículo de investigación. Tanto en el trabajo de investigación como en la patente presentada por Wanlass, se describía la fabricación de dispositivos CMOS sobre la base de la oxidación térmica de un sustrato de silicio para producir una capa de dióxido de silicio ubicada entre el contacto de drenaje y el contacto de fuente.

CMOS fue comercializado por RCA a fines de la década de 1960. RCA adoptó CMOS para el diseño de circuitos integrados (IC), desarrollando circuitos CMOS para una computadora de la Fuerza Aérea en 1965 y luego un chip de memoria CMOS SRAM de 288 bits en 1968. RCA también usó CMOS para sus circuitos integrados de la serie 4000 en 1968, comenzando con un proceso de fabricación de semiconductores de 20 μm antes de escalar gradualmente a un proceso de 10 μm en los próximos años.

La industria estadounidense de semiconductores pasó por alto inicialmente la tecnología CMOS en favor de NMOS, que era más potente en ese momento. Sin embargo, CMOS fue rápidamente adoptado y mejorado por los fabricantes japoneses de semiconductores debido a su bajo consumo de energía, lo que condujo al auge de la industria japonesa de semiconductores. Toshiba desarrolló C²MOS (CMOS sincronizado), una tecnología de circuito con menor consumo de energía y mayor velocidad de operación que los CMOS ordinarios, en 1969. Toshiba usó su tecnología C²MOS para desarrollar un chip de integración a gran escala (LSI) para Elsi Mini de Sharp Calculadora de bolsillo LED, desarrollada en 1971 y lanzada en 1972. Suwa Seikosha (ahora Seiko Epson) comenzó a desarrollar un chip CMOS IC para un reloj de cuarzo Seiko en 1969 y comenzó la producción en masa con el lanzamiento del reloj Seiko Analog Quartz 38SQW en 1971 El primer producto electrónico de consumo CMOS producido en serie fue el Hamilton Pulsar "Wrist Computer" reloj digital, lanzado en 1970. Debido al bajo consumo de energía, la lógica CMOS se ha utilizado ampliamente para calculadoras y relojes desde la década de 1970.

Los primeros microprocesadores de principios de la década de 1970 fueron los procesadores PMOS, que inicialmente dominaron la industria de los primeros microprocesadores. A fines de la década de 1970, los microprocesadores NMOS habían superado a los procesadores PMOS. Los microprocesadores CMOS se introdujeron en 1975, con Intersil 6100 y RCA CDP 1801. Sin embargo, los procesadores CMOS no se hicieron dominantes hasta la década de 1980.

CMOS fue inicialmente más lento que la lógica NMOS, por lo que NMOS se usó más ampliamente para computadoras en la década de 1970. El chip de memoria Intel 5101 (1 kb SRAM) CMOS (1974) tenía un tiempo de acceso de 800 ns, mientras que el NMOS más rápido chip en ese momento, el chip de memoria Intel 2147 (4 kb SRAM) HMOS (1976), tenía un tiempo de acceso de 55/70 ns. En 1978, un equipo de investigación de Hitachi dirigido por Toshiaki Masuhara introdujo el proceso Hi-CMOS de dos pozos, con su chip de memoria HM6147 (4 kb SRAM), fabricado con un proceso de 3 μm.. El chip Hitachi HM6147 pudo igualar el rendimiento (55/70 ns de acceso) del chip Intel 2147 HMOS, mientras que el HM6147 también consumió significativamente menos energía (15 mA) que el 2147 (110 mA). Con un rendimiento comparable y un consumo de energía mucho menor, el proceso CMOS de dos pozos finalmente superó a NMOS como el proceso de fabricación de semiconductores más común para computadoras en la década de 1980.

En la década de 1980, los microprocesadores CMOS superaron a los microprocesadores NMOS. La nave espacial Galileo de la NASA, enviada a la órbita de Júpiter en 1989, utilizó el microprocesador RCA 1802 CMOS debido al bajo consumo de energía.

Intel introdujo un proceso de 1,5 μm para la fabricación de dispositivos semiconductores CMOS en 1983. A mediados de la década de 1980, Bijan Davari de IBM desarrolló una tecnología CMOS submicrónica profunda, de alto rendimiento y bajo voltaje, que permitió el desarrollo de computadoras más rápidas. así como computadoras portátiles y dispositivos electrónicos de mano que funcionan con baterías. En 1988, Davari dirigió un equipo de IBM que demostró un proceso CMOS de 250 nanómetros de alto rendimiento.

Fujitsu comercializó un proceso CMOS de 700 nm en 1987, y luego Hitachi, Mitsubishi Electric, NEC y Toshiba comercializaron un CMOS de 500 nm en 1989. En 1993, Sony comercializó un proceso de 350 nm CMOS, mientras que Hitachi y NEC comercializaron CMOS de 250 nm. Hitachi introdujo un proceso CMOS de 160 nm en 1995, luego Mitsubishi introdujo un CMOS de 150 nm en 1996, y luego Samsung Electronics introdujo 140 nm en 1999.

En el año 2000, Gurtej Singh Sandhu y Trung T. Doan de Micron Technology inventaron películas dieléctricas de alto κ de deposición de capas atómicas, lo que condujo al desarrollo de un proceso CMOS de 90 nm rentable. Toshiba y Sony desarrollaron un proceso CMOS de 65 nm en 2002, y luego TSMC inició el desarrollo de la lógica CMOS de 45 nm en 2004. El desarrollo del patrón de tono doble por Gurtej Singh Sandhu en Micron Technology condujo al desarrollo de CMOS de clase 30 nm en el años 2000

CMOS se utiliza en la mayoría de los dispositivos LSI y VLSI modernos. A partir de 2010, las CPU con el mejor rendimiento por vatio cada año han sido de lógica estática CMOS desde 1976. A partir de 2019, la tecnología CMOS plana sigue siendo la forma más común de fabricación de dispositivos semiconductores, pero está siendo reemplazada gradualmente por la tecnología FinFET no plana., que es capaz de fabricar nodos semiconductores de menos de 20 nm.

Detalles técnicos

"CMOS" se refiere tanto a un estilo particular de diseño de circuitos digitales como a la familia de procesos utilizados para implementar esos circuitos en circuitos integrados (chips). Los circuitos CMOS disipan menos energía que las familias lógicas con cargas resistivas. Dado que esta ventaja ha aumentado y se ha vuelto más importante, los procesos y variantes CMOS han llegado a dominar, por lo que la gran mayoría de la fabricación de circuitos integrados modernos se basa en procesos CMOS. La lógica CMOS consume alrededor de 1/7 de la potencia de la lógica NMOS y aproximadamente 1/100 000 de la potencia de la lógica de transistor-transistor bipolar (TTL).

Los circuitos CMOS utilizan una combinación de transistores de efecto de campo (MOSFET) semiconductores de óxido de metal tipo p y tipo n para implementar puertas lógicas y otros circuitos digitales. Aunque la lógica CMOS se puede implementar con dispositivos discretos para demostraciones, los productos CMOS comerciales son circuitos integrados compuestos por hasta miles de millones de transistores de ambos tipos, en una pieza rectangular de silicio de entre 10 y 400 mm²..

CMOS siempre usa todos los MOSFET en modo mejorado (en otras palabras, un voltaje de puerta a fuente cero apaga el transistor).

Inversión

Los circuitos CMOS están construidos de tal manera que todos los transistores de semiconductores de óxido de metal (PMOS) de tipo P deben tener una entrada de la fuente de voltaje o de otro transistor PMOS. De manera similar, todos los transistores NMOS deben tener una entrada de tierra o de otro transistor NMOS. La composición de un transistor PMOS crea una baja resistencia entre la fuente y los contactos de drenaje cuando se aplica un voltaje de compuerta bajo y una resistencia alta cuando se aplica un voltaje de compuerta alto. Por otro lado, la composición de un transistor NMOS crea una alta resistencia entre la fuente y el drenaje cuando se aplica un voltaje de compuerta bajo y una resistencia baja cuando se aplica un voltaje de compuerta alto. CMOS logra la reducción de corriente complementando cada nMOSFET con un pMOSFET y conectando ambas puertas y ambos drenajes juntos. Un alto voltaje en las puertas hará que el nMOSFET conduzca y el pMOSFET no lo haga, mientras que un bajo voltaje en las puertas causará lo contrario. Esta disposición reduce en gran medida el consumo de energía y la generación de calor. Sin embargo, durante el tiempo de conmutación, los MOSFET pMOS y nMOS conducen brevemente a medida que el voltaje de la puerta pasa de un estado a otro. Esto induce un breve pico en el consumo de energía y se convierte en un problema grave a altas frecuencias.

Inversor CMOS estático. V_dd y V_ss están de pie para el drenaje y fuente respectivamente.

La imagen adyacente muestra lo que sucede cuando una entrada se conecta tanto a un transistor PMOS (parte superior del diagrama) como a un transistor NMOS (parte inferior del diagrama). Vdd es un voltaje positivo conectado a una fuente de alimentación y Vss es tierra. A es la entrada y Q es la salida.

Cuando el voltaje de A es bajo (es decir, cerca de Vss), el canal del transistor NMOS está en un estado de alta resistencia, desconectando Vss de Q. El canal del transistor PMOS está en una resistencia baja estado, conectando Vdd a Q. Q, por lo tanto, registra Vdd.

Por otro lado, cuando el voltaje de A es alto (es decir, cerca de Vdd), el transistor PMOS está en un estado de alta resistencia, desconectando Vdd de Q. El transistor NMOS está en un estado de baja resistencia, conectando Vss a P. Ahora, Q registra Vss.

En resumen, las salidas de los transistores PMOS y NMOS son complementarias, de modo que cuando la entrada es baja, la salida es alta y cuando la entrada es alta, la salida es baja. No importa cuál sea la entrada, la salida nunca se deja flotando (la carga nunca se almacena debido a la capacitancia del cable y la falta de drenaje eléctrico/tierra). Debido a este comportamiento de entrada y salida, la salida del circuito CMOS es la inversa de la entrada.

Los transistores' las resistencias nunca son exactamente iguales a cero o infinito, por lo que Q nunca será exactamente igual a Vss o Vdd, pero Q siempre estará más cerca de Vss que A de Vdd (o viceversa si A estuviera cerca de Vss). Sin esta amplificación, habría un límite muy bajo para la cantidad de puertas lógicas que podrían encadenarse en serie, y la lógica CMOS con miles de millones de transistores sería imposible.

Pasadores de la fuente de alimentación

Los pines de la fuente de alimentación para CMOS se denominan V_DD y V_SS, o V_CC y Tierra (GND), según el fabricante.. V_DD y V_SS son remanentes de circuitos MOS convencionales y representan los suministros de drenaje y fuente. Estos no se aplican directamente a CMOS, ya que ambos suministros son realmente suministros fuente. V_CC y Ground son remanentes de la lógica TTL y esa nomenclatura se ha mantenido con la introducción de la línea 54C/74C de CMOS.

Dualidad

Una característica importante de un circuito CMOS es la dualidad que existe entre sus transistores PMOS y transistores NMOS. Se crea un circuito CMOS para permitir que siempre exista una ruta desde la salida hasta la fuente de alimentación o la tierra. Para lograr esto, el conjunto de todos los caminos a la fuente de voltaje debe ser el complemento del conjunto de todos los caminos a tierra. Esto se puede lograr fácilmente definiendo uno en términos del NO del otro. Debido a la lógica basada en las leyes de De Morgan, los transistores PMOS en paralelo tienen transistores NMOS correspondientes en serie, mientras que los transistores PMOS en serie tienen transistores NMOS correspondientes en paralelo.

Lógica

Puerta NAND en lógica CMOS

Las funciones lógicas más complejas, como las que involucran compuertas AND y OR, requieren manipular las rutas entre compuertas para representar la lógica. Cuando una ruta consta de dos transistores en serie, ambos transistores deben tener baja resistencia al voltaje de suministro correspondiente, modelando un AND. Cuando una ruta consta de dos transistores en paralelo, uno o ambos transistores deben tener baja resistencia para conectar el voltaje de suministro a la salida, modelando un OR.

A la derecha se muestra un diagrama de circuito de una puerta NAND en lógica CMOS. Si ambas entradas A y B son altas, entonces ambos transistores NMOS (mitad inferior del diagrama) conducirán, ninguno de los transistores PMOS (mitad superior) conducirá y se establecerá una ruta conductora entre la salida y V_ss (tierra), bajando la salida. Si ambas entradas A y B son bajas, entonces ninguno de los transistores NMOS conducirá, mientras que ambos transistores PMOS conducirán, estableciendo una ruta conductora entre la salida y V_dd (fuente de voltaje), elevando la salida. Si cualquiera de las entradas A o B es baja, uno de los transistores NMOS no conducirá, uno de los transistores PMOS lo hará y se establecerá una ruta conductora entre la salida y V_dd (fuente de voltaje), elevando la salida. Como la única configuración de las dos entradas que da como resultado una salida baja es cuando ambas están altas, este circuito implementa una puerta lógica NAND (NO Y).

Una ventaja de CMOS sobre la lógica NMOS es que las transiciones de salida de baja a alta y de alta a baja son rápidas, ya que los transistores pull-up (PMOS) tienen baja resistencia cuando se encienden, a diferencia de las resistencias de carga en NMOS. lógica. Además, la señal de salida oscila el voltaje total entre los rieles alto y bajo. Esta respuesta fuerte, casi simétrica, también hace que el CMOS sea más resistente al ruido.

Consulte Esfuerzo lógico para obtener un método para calcular el retraso en un circuito CMOS.

Ejemplo: puerta NAND en diseño físico

El diseño físico de un circuito NAND. Las regiones más grandes de difusión tipo N y difusión tipo P son parte de los transistores. Las dos regiones más pequeñas de la izquierda son los grifos para prevenir la captura.

Proceso simplificado de fabricación de un inversor CMOS en sustrato de tipo p en microfabricación semiconductor. En el paso 1, las capas de dióxido de silicio se forman inicialmente a través de la oxidación térmica Nota: Los contactos de puerta, fuente y drenaje no están normalmente en el mismo plano en dispositivos reales, y el diagrama no es a escala.

Este ejemplo muestra un dispositivo lógico NAND dibujado como una representación física tal como se fabricaría. La perspectiva del diseño físico es una "vista de pájaro" de una pila de capas. El circuito está construido sobre un sustrato tipo P. Las capas de polisilicio, difusión y n-well se conocen como "capas base" y en realidad se insertan en trincheras del sustrato tipo P. (Consulte los pasos 1 a 6 en el diagrama de proceso a continuación a la derecha) Los contactos penetran una capa aislante entre las capas base y la primera capa de metal (metal1) haciendo una conexión.

Las entradas a la NAND (ilustradas en color verde) son de polisilicio. Los transistores (dispositivos) están formados por la intersección del polisilicio y la difusión; Difusión de N para el dispositivo N & Difusión de P para el dispositivo P (ilustrado en color salmón y amarillo respectivamente). La salida ("out") está conectada entre sí en metal (ilustrado en color cian). Las conexiones entre metal y polisilicio o difusión se realizan a través de contactos (ilustrados como cuadrados negros). El ejemplo de diseño físico coincide con el circuito lógico NAND proporcionado en el ejemplo anterior.

El dispositivo N se fabrica en un sustrato tipo P mientras que el dispositivo P se fabrica en un pozo tipo N (pozo-n). Un sustrato de tipo P "toque" está conectado a V_SS y una derivación de n pozos de tipo N está conectada a V_DD para evitar el enganche.

Sección transversal de dos transistores en una puerta CMOS, en un proceso N-well CMOS

Potencia: conmutación y fuga

La lógica CMOS disipa menos energía que los circuitos lógicos NMOS porque CMOS disipa energía solo cuando se conmuta ("energía dinámica"). En un ASIC típico en un proceso moderno de 90 nanómetros, cambiar la salida puede tardar 120 picosegundos y ocurre una vez cada diez nanosegundos. La lógica NMOS disipa energía siempre que el transistor está encendido, porque hay una ruta de corriente de V_dd a V_ss a través de la resistencia de carga y la red de tipo n.

Las compuertas CMOS estáticas son muy eficientes desde el punto de vista energético porque disipan casi cero energía cuando están inactivas. Anteriormente, el consumo de energía de los dispositivos CMOS no era la principal preocupación al diseñar chips. Factores como la velocidad y el área dominaron los parámetros de diseño. A medida que la tecnología CMOS se movió por debajo de los niveles submicrónicos, el consumo de energía por unidad de área del chip aumentó enormemente.

En términos generales, la disipación de energía en los circuitos CMOS ocurre debido a dos componentes, estáticos y dinámicos:

Disipación de estática

Tanto los transistores NMOS como los PMOS tienen un voltaje umbral de fuente de puerta (V_th), por debajo del cual la corriente (llamada corriente subumbral) a través del dispositivo cae exponencialmente. Históricamente, los diseños de CMOS funcionaban con voltajes de suministro mucho mayores que sus voltajes de umbral (V_dd podría haber sido de 5 V, y V_th para NMOS y PMOS podría haber sido de 700 mV). Un tipo especial de transistor utilizado en algunos circuitos CMOS es el transistor nativo, con un voltaje de umbral cercano a cero.

SiO₂ es un buen aislante, pero en niveles de espesor muy pequeños, los electrones pueden atravesar el aislamiento muy delgado; la probabilidad cae exponencialmente con el espesor del óxido. La corriente de túnel se vuelve muy importante para los transistores por debajo de la tecnología de 130 nm con óxidos de puerta de 20 Å o menos.

Se forman pequeñas corrientes de fuga inversa debido a la formación de polarización inversa entre las regiones de difusión y los pozos (por ejemplo, difusión de tipo p frente a n-pozo), pozos y sustrato (por ejemplo, n-pozo frente a p-sustrato). En los procesos modernos, la fuga de diodos es muy pequeña en comparación con las corrientes de tunelización y subumbral, por lo que pueden despreciarse durante los cálculos de potencia.

Si las proporciones no coinciden, es posible que haya diferentes corrientes de PMOS y NMOS; esto puede provocar un desequilibrio y, por lo tanto, una corriente inadecuada hace que el CMOS se caliente y disipe energía innecesariamente. Además, estudios recientes han demostrado que la potencia de fuga se reduce debido a los efectos del envejecimiento como compensación para que los dispositivos se vuelvan más lentos.

Para acelerar los diseños, los fabricantes han cambiado a construcciones que tienen umbrales de voltaje más bajos, pero debido a esto, un transistor NMOS moderno con un V_th de 200 mV tiene una corriente de fuga significativa por debajo del umbral. Los diseños (por ejemplo, procesadores de escritorio) que incluyen una gran cantidad de circuitos que no están conmutando activamente aún consumen energía debido a esta corriente de fuga. La potencia de fuga es una parte significativa de la potencia total consumida por dichos diseños. El CMOS multiumbral (MTCMOS), ahora disponible en las fundiciones, es un enfoque para gestionar las fugas de energía. Con MTCMOS, los transistores V_th altos se usan cuando la velocidad de conmutación no es crítica, mientras que los transistores V_th bajos se usan en rutas sensibles a la velocidad. Otros avances tecnológicos que utilizan dieléctricos de compuerta aún más delgados tienen un componente de fuga adicional debido al efecto túnel de la corriente a través del dieléctrico de compuerta extremadamente delgado. El uso de dieléctricos de alto κ en lugar de dióxido de silicio, que es el dieléctrico de puerta convencional, permite un rendimiento similar del dispositivo, pero con un aislante de puerta más grueso, evitando así esta corriente. La reducción de las fugas de energía mediante el uso de nuevos materiales y diseños de sistemas es fundamental para mantener el escalado de CMOS.

Disipación dinámica

Carga y descarga de capacidades de carga

Los circuitos CMOS disipan la potencia cargando las diversas capacitancias de carga (principalmente la compuerta y la capacitancia de alambre, pero también drenan y algunas capacitancias de origen) cuando se cambian. En un ciclo completo de lógica CMOS, flujos corrientes de V_DD a la capacitancia de carga para cargarla y luego fluye de la capacitancia cargada (C)_L) a tierra durante la descarga. Por lo tanto, en un ciclo completo de carga/descarga, un total de Q=C_LV_DD se transfiere de V_DD a tierra. Multiply por la frecuencia de conmutación en las capacitancias de carga para utilizar la corriente, y multiplicar por el voltaje promedio de nuevo para conseguir la potencia de conmutación característica disipada por un dispositivo CMOS: P=0.5CV2f{displaystyle P=0.5CV^{2}f}.

Puesto que la mayoría de las puertas no funcionan o giran en cada ciclo del reloj, a menudo se acompañan por un factor α α {displaystyle alpha }, llamado factor de actividad. Ahora, la disipación de energía dinámica puede ser re-escrita como P=α α CV2f{displaystyle P=alpha CV^{2}f}.

Un reloj en un sistema tiene un factor de actividad α=1, ya que sube y baja en cada ciclo. La mayoría de los datos tienen un factor de actividad de 0,1. Si se estima la capacitancia de carga correcta en un nodo junto con su factor de actividad, la disipación de potencia dinámica en ese nodo se puede calcular de manera efectiva.

Potencia de cortocircuito

Dado que existe un tiempo finito de subida/bajada tanto para pMOS como para nMOS, durante la transición, por ejemplo, de apagado a encendido, ambos transistores estarán encendidos durante un breve período de tiempo en el que la corriente encontrará una ruta directamente desde V_DD a tierra, creando así una corriente de cortocircuito, a veces llamada corriente de palanca. La disipación de potencia de cortocircuito aumenta con el tiempo de subida y bajada de los transistores.

Esta forma de consumo de energía se volvió significativa en la década de 1990 cuando los cables en el chip se hicieron más estrechos y los cables largos se volvieron más resistentes. Las puertas CMOS al final de esos cables resistivos ven transiciones de entrada lentas. El diseño cuidadoso que evita cables largos y delgados accionados débilmente reduce este efecto, pero la potencia de palanca puede ser una parte sustancial de la potencia dinámica del CMOS.

Protección de entrada

Los transistores parásitos que son inherentes a la estructura CMOS pueden activarse con señales de entrada fuera del rango de funcionamiento normal, p. descargas electrostáticas o reflejos de línea. El bloqueo resultante puede dañar o destruir el dispositivo CMOS. Los diodos de abrazadera se incluyen en los circuitos CMOS para manejar estas señales. Fabricantes' las hojas de datos especifican la corriente máxima permitida que puede fluir a través de los diodos.

CMOS analógico

Además de las aplicaciones digitales, la tecnología CMOS también se utiliza en aplicaciones analógicas. Por ejemplo, hay circuitos integrados de amplificadores operativos CMOS disponibles en el mercado. Las puertas de transmisión se pueden utilizar como multiplexores analógicos en lugar de relés de señal. La tecnología CMOS también se usa ampliamente para circuitos de RF hasta frecuencias de microondas, en aplicaciones de señal mixta (analógica+digital).

RF CMOS

RF CMOS hace referencia a los circuitos de RF (circuitos de radiofrecuencia) que se basan en la tecnología de circuito integrado CMOS de señal mixta. Son ampliamente utilizados en la tecnología de telecomunicaciones inalámbricas. RF CMOS fue desarrollado por Asad Abidi mientras trabajaba en UCLA a fines de la década de 1980. Esto cambió la forma en que se diseñaron los circuitos de RF, lo que llevó a la sustitución de los transistores bipolares discretos por circuitos integrados CMOS en los transceptores de radio. Habilitó terminales de usuario final sofisticados, de bajo costo y portátiles, y dio lugar a unidades pequeñas, de bajo costo, de bajo consumo y portátiles para una amplia gama de sistemas de comunicación inalámbrica. Esto permitió "en cualquier momento y en cualquier lugar" comunicación y ayudó a generar la revolución inalámbrica, lo que condujo al rápido crecimiento de la industria inalámbrica.

Los procesadores de banda base y los transceptores de radio en todos los dispositivos de redes inalámbricas y teléfonos móviles modernos se fabrican en masa utilizando dispositivos RF CMOS. Los circuitos RF CMOS se usan ampliamente para transmitir y recibir señales inalámbricas, en una variedad de aplicaciones, como tecnología satelital (como GPS), bluetooth, Wi-Fi, comunicación de campo cercano (NFC), redes móviles (como 3G y 4G), transmisión terrestre y aplicaciones de radar automotriz, entre otros usos.

Los ejemplos de chips RF CMOS comerciales incluyen el teléfono inalámbrico DECT de Intel y los chips 802.11 (Wi-Fi) creados por Atheros y otras empresas. Los productos RF CMOS comerciales también se utilizan para redes Bluetooth y LAN inalámbrica (WLAN). RF CMOS también se utiliza en transceptores de radio para estándares inalámbricos como GSM, Wi-Fi y Bluetooth, transceptores para redes móviles como 3G y unidades remotas en redes de sensores inalámbricos (WSN).

La tecnología RF CMOS es fundamental para las comunicaciones inalámbricas modernas, incluidas las redes inalámbricas y los dispositivos de comunicación móvil. Una de las empresas que comercializó la tecnología RF CMOS fue Infineon. Sus conmutadores CMOS RF a granel venden más de 1 mil millones de unidades al año, alcanzando un acumulado de 5 mil millones de unidades, a partir de 2018.

Rango de temperatura

Los dispositivos CMOS convencionales funcionan en un rango de −55 °C a +125 °C.

Había indicaciones teóricas ya en agosto de 2008 de que el CMOS de silicio funcionará a -233 °C (40 K). Desde entonces, se han logrado temperaturas de funcionamiento cercanas a los 40 K utilizando procesadores AMD Phenom II overclockeados con una combinación de refrigeración por nitrógeno líquido y helio líquido.

Los dispositivos CMOS de carburo de silicio se probaron durante un año a 500 °C.

Transistores MOS de un solo electrón

Los MOSFET ultrapequeños (L = 20 nm, W = 20 nm) alcanzan el límite de un solo electrón cuando funcionan a temperatura criogénica en un rango de −269 °C (4 K) a aproximadamente −258 °C (15 K). El transistor muestra bloqueo de Coulomb debido a la carga progresiva de electrones uno por uno. El número de electrones confinados en el canal depende del voltaje de la compuerta, a partir de una ocupación de cero electrones, y se puede establecer en uno o muchos.