Circuito Integrado de Aplicacion Especifica
Un circuito integrado de aplicación específica (ASIC) es un chip de circuito integrado (IC) personalizado para un uso particular, en lugar de estar destinado a un uso general, como como un chip diseñado para ejecutarse en una grabadora de voz digital o un códec de video de alta eficiencia. Los chips de productos estándar específicos de la aplicación son intermedios entre los ASIC y los circuitos integrados estándar de la industria como la serie 7400 o la serie 4000. Los chips ASIC generalmente se fabrican utilizando tecnología de semiconductores de óxido de metal (MOS), como chips de circuito integrado MOS.
A medida que los tamaños de las funciones se han reducido y las herramientas de diseño han mejorado a lo largo de los años, la máxima complejidad (y, por lo tanto, la funcionalidad) posible en un ASIC ha crecido de 5000 puertas lógicas a más de 100 millones. Los ASIC modernos a menudo incluyen microprocesadores completos, bloques de memoria que incluyen ROM, RAM, EEPROM, memoria flash y otros bloques de construcción grandes. Tal ASIC a menudo se denomina SoC (sistema en chip). Los diseñadores de ASIC digitales suelen utilizar un lenguaje de descripción de hardware (HDL), como Verilog o VHDL, para describir la funcionalidad de los ASIC.
Los arreglos de compuertas programables en campo (FPGA) son la mejora tecnológica moderna en las placas de prueba, lo que significa que no están hechos para ser específicos de la aplicación a diferencia de los ASIC. Los bloques lógicos programables y las interconexiones programables permiten usar el mismo FPGA en muchas aplicaciones diferentes. Para diseños más pequeños o volúmenes de producción más bajos, los FPGA pueden ser más rentables que un diseño ASIC, incluso en producción. El costo de ingeniería no recurrente (NRE) de un ASIC puede ascender a millones de dólares. Por lo tanto, los fabricantes de dispositivos suelen preferir los FPGA para la creación de prototipos y dispositivos con un volumen de producción bajo y los ASIC para volúmenes de producción muy grandes donde los costos de NRE se pueden amortizar en muchos dispositivos.
Historia
Los primeros ASIC usaban tecnología de matriz de puertas. En 1967, Ferranti e Interdesign estaban fabricando los primeros conjuntos de puertas bipolares. En 1967, Fairchild Semiconductor presentó la familia Micromatrix de matrices de lógica bipolar de diodo-transistor (DTL) y lógica de transistor-transistor (TTL).
La tecnología complementaria de metal-óxido-semiconductor (CMOS) abrió la puerta a la amplia comercialización de matrices de compuertas. Las primeras matrices de puertas CMOS fueron desarrolladas por Robert Lipp en 1974 para International Microcircuits, Inc. (IMI).
La tecnología de celda estándar de metal-óxido-semiconductor (MOS) fue introducida por Fairchild y Motorola, bajo los nombres comerciales Micromosaic y Polycell, en la década de 1970. Esta tecnología fue posteriormente comercializada con éxito por VLSI Technology (fundada en 1979) y LSI Logic (1981).
Se encontró una aplicación comercial exitosa de los circuitos de matriz de compuertas en las computadoras personales ZX81 y ZX Spectrum de 8 bits de gama baja, presentadas en 1981 y 1982. Sinclair Research (Reino Unido) las utilizó esencialmente como un I de bajo costo. /O solución destinada al manejo de los gráficos de la computadora.
La personalización se produjo variando una máscara de interconexión de metal. Las matrices de puertas tenían complejidades de hasta unos pocos miles de puertas; esto ahora se llama integración de escala media. Las versiones posteriores se hicieron más generalizadas, con diferentes matrices de base personalizadas con capas de metal y polisilicio. Algunas matrices base también incluyen elementos de memoria de acceso aleatorio (RAM).
Diseños de celda estándar
A mediados de la década de 1980, un diseñador elegiría un fabricante de ASIC e implementaría su diseño utilizando las herramientas de diseño disponibles del fabricante. Si bien las herramientas de diseño de terceros estaban disponibles, no había un vínculo efectivo entre las herramientas de diseño de terceros y el diseño y las características reales de rendimiento del proceso de semiconductores de los diversos fabricantes de ASIC. La mayoría de los diseñadores utilizaron herramientas específicas de fábrica para completar la implementación de sus diseños. Una solución a este problema, que también produjo un dispositivo de densidad mucho mayor, fue la implementación de celdas estándar. Cada fabricante de ASIC podría crear bloques funcionales con características eléctricas conocidas, como retardo de propagación, capacitancia e inductancia, que también podrían representarse en herramientas de terceros. El diseño de celda estándar es la utilización de estos bloques funcionales para lograr una densidad de puerta muy alta y un buen rendimiento eléctrico. El diseño de celda estándar es intermedio entre § diseño semipersonalizado y de matriz de puertas y § diseño completamente personalizado en términos de ingeniería no recurrente y costos de componentes recurrentes, así como rendimiento y velocidad de desarrollo (incluido el tiempo de comercialización).
A fines de la década de 1990, las herramientas de síntesis lógica estuvieron disponibles. Dichas herramientas podrían compilar descripciones HDL en una lista de conexiones a nivel de puerta. Los circuitos integrados (CI) de celda estándar se diseñan en las siguientes etapas conceptuales denominadas flujo de diseño electrónico, aunque estas etapas se superponen significativamente en la práctica:
- Requisitos de ingeniería: Un equipo de ingenieros de diseño comienza con un entendimiento no formal de las funciones necesarias para un nuevo ASIC, generalmente derivado del análisis de requisitos.
- Diseño de nivel de transferencia (RTL): El equipo de diseño construye una descripción de un ASIC para lograr estos objetivos utilizando un lenguaje de descripción de hardware. Este proceso es similar a escribir un programa informático en un lenguaje de alto nivel.
- Verificación funcional: La idoneidad a propósito es verificada por verificación funcional. Esto puede incluir técnicas como simulación lógica a través de bancos de prueba, verificación formal, emulación, o crear y evaluar un modelo de software puro equivalente, como en Simics. Cada técnica de verificación tiene ventajas y desventajas, y la mayoría de las veces se utilizan varios métodos juntos para la verificación ASIC. A diferencia de la mayoría de FPGAs, ASIC no puede ser reprogramado una vez fabricado y por lo tanto los diseños ASIC que no son completamente correctos son mucho más costosos, aumentando la necesidad de cobertura completa de pruebas.
- Síntesis lógico: La síntesis lógica transforma el diseño de RTL en una gran colección llamada de construcciones de bajo nivel llamadas células estándar. Estos constructos son tomados de una biblioteca de células estándar que consiste en colecciones pre-characterizadas de puertas lógicas que desempeñan funciones específicas. Las células estándar son típicamente específicas para el fabricante previsto del ASIC. La recogida resultante de las células estándar y las conexiones eléctricas necesarias entre ellas se denomina netlist de nivel de puerta.
- Lugar: La redista de nivel de puerta es procesada por una herramienta de colocación que coloca las células estándar en una región de un circuito integrado muere representando el ASIC final. La herramienta de colocación intenta encontrar una colocación optimizada de las celdas estándar, sujeta a una variedad de limitaciones específicas.
- Routing: Una herramienta electrónica de enrutamiento toma la colocación física de las células estándar y utiliza la lista net para crear las conexiones eléctricas entre ellas. Dado que el espacio de búsqueda es grande, este proceso producirá una solución "suficiente" en lugar de "globalmente óptima". La salida es un archivo que se puede utilizar para crear un conjunto de fotomasks permitiendo una instalación de fabricación semiconductor, comúnmente llamada "fab" o "fundería" para fabricar circuitos físicos integrados. La ubicación y el enrutamiento están estrechamente interrelacionados y se denominan colectivamente lugar y ruta en el diseño electrónico.
- Sign-off: Dada la distribución final, la extracción de circuitos calcula las resistencias y capacitaciones parasitarias. En el caso de un circuito digital, esto se mapeará más adelante en información de retraso de la cual se puede calcular el rendimiento del circuito, generalmente por análisis de tiempo estático. Esto, y otras pruebas finales, como la comprobación de reglas de diseño y el análisis de potencia colectivamente llamados signoff, están destinadas a asegurar que el dispositivo funcione correctamente sobre todos los extremos del proceso, tensión y temperatura. Cuando esta prueba se completa la información de la fotomasca se libera para la fabricación de chips.
Estos pasos, implementados con un nivel de habilidad común en la industria, casi siempre producen un dispositivo final que implementa correctamente el diseño original, a menos que el proceso de fabricación física introduzca fallas posteriormente.
Los pasos de diseño, también llamados flujo de diseño, también son comunes al diseño de productos estándar. La diferencia significativa es que el diseño de celdas estándar utiliza las bibliotecas de celdas del fabricante que se han utilizado potencialmente en cientos de otras implementaciones de diseño y, por lo tanto, presentan un riesgo mucho menor que un diseño totalmente personalizado. Las celdas estándar producen una densidad de diseño rentable y también pueden integrar núcleos IP y memoria estática de acceso aleatorio (SRAM) de manera efectiva, a diferencia de los arreglos de puertas.
Gate-array y diseño semi-personalizado
El diseño de matriz de compuertas es un método de fabricación en el que se predefinen capas difusas, cada una de las cuales consta de transistores y otros dispositivos activos, y las obleas electrónicas que contienen dichos dispositivos se "mantienen en stock" o desconectado antes de la etapa de metalización del proceso de fabricación. El proceso de diseño físico define las interconexiones de estas capas para el dispositivo final. Para la mayoría de los fabricantes de ASIC, esto consta de entre dos y nueve capas de metal con cada capa perpendicular a la que está debajo. Los costos de ingeniería no recurrentes son mucho más bajos que los diseños personalizados completos, ya que solo se requieren máscaras fotolitográficas para las capas de metal. Los ciclos de producción son mucho más cortos, ya que la metalización es un proceso relativamente rápido; acelerando así el tiempo de comercialización.
Los ASIC de matriz de puerta son siempre un compromiso entre el diseño rápido y el rendimiento, ya que la asignación de un diseño determinado a lo que un fabricante tenía como una oblea de stock nunca brinda una utilización del circuito del 100 %. A menudo, las dificultades para enrutar la interconexión requieren la migración a un dispositivo de matriz más grande con el consiguiente aumento en el precio de la pieza. Estas dificultades son a menudo el resultado del diseño del software EDA utilizado para desarrollar la interconexión.
Hoy en día, los diseñadores de circuitos rara vez implementan un diseño de matriz de compuertas puro y solo lógico, ya que se reemplazó casi en su totalidad por dispositivos programables en campo. El más destacado de estos dispositivos son los arreglos de puertas programables en campo (FPGA) que pueden ser programados por el usuario y, por lo tanto, ofrecen cargos mínimos de herramientas, ingeniería no recurrente, costo de pieza por pieza solo marginalmente aumentado y rendimiento comparable.
Hoy en día, los arreglos de puertas se están convirtiendo en ASIC estructurados que consisten en un gran núcleo de IP como una CPU, unidades de procesamiento de señales digitales, periféricos, interfaces estándar, memorias integradas, SRAM y un bloque de lógica no comprometida reconfigurable. Este cambio se debe en gran medida a que los dispositivos ASIC son capaces de integrar grandes bloques de funcionalidad del sistema, y los sistemas en un chip (SoC) requieren lógica de unión, subsistemas de comunicaciones (como redes en chip), periféricos y otros componentes en lugar de solo unidades funcionales y interconexión básica.
En sus usos frecuentes en el campo, los términos "matriz de puertas" y "semipersonalizado" son sinónimos cuando se refieren a ASIC. Los ingenieros de procesos usan más comúnmente el término "semi-personalizado", mientras que "matriz de puerta" es más comúnmente utilizado por diseñadores lógicos (o de nivel de puerta).
Diseño totalmente personalizado
Por el contrario, el diseño ASIC totalmente personalizado define todas las capas fotolitográficas del dispositivo. El diseño totalmente personalizado se utiliza tanto para el diseño ASIC como para el diseño de productos estándar.
Los beneficios del diseño totalmente personalizado incluyen un área reducida (y, por lo tanto, el costo recurrente de los componentes), mejoras en el rendimiento y también la capacidad de integrar componentes analógicos y otros componentes prediseñados y, por lo tanto, completamente verificados, como núcleos de microprocesadores, que forman un sistema en un chip.
Las desventajas del diseño totalmente personalizado pueden incluir un mayor tiempo de fabricación y diseño, mayores costos de ingeniería no recurrentes, más complejidad en el diseño asistido por computadora (CAD) y sistemas de automatización de diseño electrónico, y un requisito de habilidad mucho mayor en el parte del equipo de diseño.
Sin embargo, para diseños exclusivamente digitales, "celda estándar" Las bibliotecas de células, junto con los sistemas CAD modernos, pueden ofrecer beneficios considerables de rendimiento/costo con bajo riesgo. Las herramientas de diseño automatizadas son rápidas y fáciles de usar y también ofrecen la posibilidad de "modificar a mano" u optimizar manualmente cualquier aspecto del diseño que limite el rendimiento.
Esto está diseñado usando puertas lógicas básicas, circuitos o disposición especial para un diseño.
Diseño estructurado
El diseño ASIC estructurado (también conocido como "diseño ASIC de plataforma") es una tendencia relativamente nueva en la industria de los semiconductores, lo que resulta en algunos variación en su definición. Sin embargo, la premisa básica de un ASIC estructurado es que tanto el tiempo del ciclo de fabricación como el tiempo del ciclo de diseño se reducen en comparación con el ASIC basado en celdas, en virtud de que hay capas de metal predefinidas (lo que reduce el tiempo de fabricación) y la caracterización previa de lo que está en el silicio (reduciendo así el tiempo del ciclo de diseño).
La definición de Foundations of Embedded Systems establece que:
En un diseño "ASIC estructurado", las máscaras lógicas de un dispositivo son predefinidas por el proveedor ASIC (o en algunos casos por un tercero). La diferenciación de diseño y la personalización se logra mediante la creación de capas metálicas personalizadas que crean conexiones personalizadas entre elementos de lógica de capa inferior predefinidos. La tecnología "Structured ASIC" se ve como un puente entre los arrays de puertas programables de campo y los diseños ASIC de "mesa-celular". Debido a que sólo un pequeño número de capas de chips deben ser diseñados a medida, los diseños "AsIC estructurados" tienen gastos no recurrentes mucho más pequeños (NRE) que los chips "célula estándar" o "completo-costo", que requieren que se produzca un conjunto completo de máscaras para cada diseño.
—Foundations of Embedded Systems
Esta es efectivamente la misma definición que una matriz de puertas. Lo que distingue a un ASIC estructurado de una matriz de compuertas es que en una matriz de compuertas, las capas de metal predefinidas sirven para acelerar el tiempo de producción. En un ASIC estructurado, el uso de la metalización predefinida es principalmente para reducir el costo de los juegos de máscaras, así como también para acortar significativamente el tiempo del ciclo de diseño.
Por ejemplo, en un diseño de matriz de puertas o basado en celdas, el usuario a menudo debe diseñar la potencia, el reloj y las estructuras de prueba por sí mismo. Por el contrario, estos están predefinidos en la mayoría de los ASIC estructurados y, por lo tanto, pueden ahorrarle tiempo y dinero al diseñador en comparación con los diseños basados en arreglos de puertas. Del mismo modo, las herramientas de diseño utilizadas para ASIC estructurado pueden ser sustancialmente más económicas y más fáciles (más rápidas) de usar que las herramientas basadas en celdas, porque no tienen que realizar todas las funciones que realizan las herramientas basadas en celdas. En algunos casos, el proveedor de ASIC estructurado requiere el uso de herramientas personalizadas para su dispositivo (por ejemplo, síntesis física personalizada), lo que también permite que el diseño se lleve a la fabricación más rápidamente.
Bibliotecas de celdas, diseño basado en IP, macros duras y blandas
Las bibliotecas de celdas de primitivos lógicos generalmente las proporciona el fabricante del dispositivo como parte del servicio. Si bien no incurrirán en ningún costo adicional, su lanzamiento estará cubierto por los términos de un acuerdo de confidencialidad (NDA) y serán considerados propiedad intelectual por parte del fabricante. Por lo general, su diseño físico estará predefinido, por lo que podrían denominarse "macros duros".
Lo que la mayoría de los ingenieros entienden como "propiedad intelectual" son núcleos IP, diseños comprados a un tercero como subcomponentes de un ASIC más grande. Pueden proporcionarse en forma de un lenguaje de descripción de hardware (a menudo denominado 'macro suave') o como un diseño completamente enrutado que podría imprimirse directamente en la máscara de un ASIC (a menudo denominado 'macro suave'). "macro duro"). Muchas organizaciones ahora venden tales núcleos prediseñados (CPU, Ethernet, USB o interfaces telefónicas) y las organizaciones más grandes pueden tener un departamento o división completo para producir núcleos para el resto de la organización. La empresa ARM (Advanced RISC Machines) sólo vende núcleos IP, lo que la convierte en un fabricante sin fábrica.
De hecho, la amplia gama de funciones ahora disponibles en el diseño ASIC estructurado es el resultado de la mejora fenomenal en la electrónica a fines de la década de 1990 y principios de la de 2000; Como un núcleo requiere mucho tiempo e inversión para crearlo, su reutilización y desarrollo adicional reduce drásticamente los tiempos del ciclo del producto y crea mejores productos. Además, las organizaciones de hardware de código abierto como OpenCores están recopilando núcleos IP gratuitos, en paralelo con el movimiento de software de código abierto en el diseño de hardware.
Las macros blandas suelen ser independientes del proceso (es decir, se pueden fabricar en una amplia gama de procesos de fabricación y de diferentes fabricantes). Las macros duras están limitadas por el proceso y, por lo general, se debe invertir más esfuerzo de diseño para migrar (portar) a un proceso o fabricante diferente.
Obleas multiproyecto
Algunos fabricantes y casas de diseño de circuitos integrados ofrecen servicio de obleas multiproyecto (MPW) como método para obtener prototipos de bajo costo. A menudo llamados lanzaderas, estos MPW, que contienen varios diseños, funcionan a intervalos regulares programados en un 'cortar y listo'. generalmente con responsabilidad limitada por parte del fabricante. El contrato implica la entrega de troqueles desnudos o el montaje y embalaje de un puñado de dispositivos. El servicio generalmente implica el suministro de una base de datos de diseño físico (es decir, información de enmascaramiento o cinta de generación de patrones (PG)). A menudo se hace referencia al fabricante como una "fundición de silicio" debido a la baja implicación que tiene en el proceso.
Producto estándar específico de la aplicación
Un producto estándar de aplicación específica o ASSP es un circuito integrado que implementa una función específica que atrae a un amplio mercado. A diferencia de los ASIC que combinan una colección de funciones y están diseñados por o para un cliente, los ASSP están disponibles como componentes listos para usar. Los ASSP se utilizan en todas las industrias, desde la automoción hasta las comunicaciones. Como regla general, si puede encontrar un diseño en un libro de datos, probablemente no sea un ASIC, pero hay algunas excepciones.
Por ejemplo, dos circuitos integrados que podrían o no considerarse ASIC son un chip controlador para una PC y un chip para un módem. Ambos ejemplos son específicos de una aplicación (lo cual es típico de un ASIC) pero se venden a muchos proveedores de sistemas diferentes (lo cual es típico de las piezas estándar). Los ASIC como estos a veces se denominan productos estándar específicos de la aplicación (ASSP).
Ejemplos de ASSP son el chip de codificación/descodificación, el chip controlador de interfaz de red Ethernet, etc.
IEEE solía publicar una revista ASSP, que pasó a llamarse IEEE Signal Processing Magazine en 1990.
Contenido relacionado
Atari 2600
Miniordenador
Iván Sutherland